[发明专利]一种具有波形消抖功能的信号发生器及消抖方法

说明书

技术领域

本发明涉及信号消抖技术，尤其涉及一种具有消除波形抖动功能的信号发生器及消抖方法。

背景技术

信号发生器作为一种信号源，因其能够产生不同频率、不同幅度的规则或者不规则的波形，在电子系统的测量、校验及维护中得到了广泛的应用。

直接数字合成(Direct Digital Synthesis，以下简称DDS)是目前频率合成中的一种主要技术，具有低成本、高分辨率、快速转换时间、可以产生任意波形以及切换时输出波形相位连续等特点，在信号发生器设计中被广泛采用。

实现DDS常用两种技术方案：DDS专用芯片、可编程逻辑阵列(FPGA)。前者可以输出高质量的信号；FPGA的优势在于可编程性，可以根据需要方便的实现各种功能。

图1是一个典型的基于DDS技术的信号发生器的简化结构示意图。在时钟脉冲Fc的控制下，N位的相位累加器101累加频率控制字K得到相码，相码作为读地址来寻址波形存储器102进行相码-幅码变换，从而输出不同的幅度编码，再经过数模变换器DAC 103得到相应的阶梯波，最后经过包括低通滤波器在内的模拟电路104处理后，即得到由频率控制字K决定的连续变化的输出波形。

图1中的波形存储器可以使用FPGA内嵌的存储器，也可以采用外置的存储器。内嵌存储器的优点是访问速度快，适合高带宽的应用；外置存储器的优势在于容量大，适合长波表的应用。所谓长波表，是指输出波形的样点的数目比较大。目前高端的信号发生器的任意波样点达到了128M个样点。

目前市场上的存储器种类非常多，主要有易失性的RAM和DRAM、非易失性的EEPROM、ROM、EPROM、NOR、NAND闪存、铁电存储器(FeRAM)和新兴的磁性存储器(MRAM)。动态随机存储器(DRAM)一个存储单元大约需要一个晶体管和一个电容，由于实现工艺的不同，结构较SRAM要简单许多，无论集成度、生成成本以及体积、容量，DRAM都比SRAM具有优势。因此，DRAM+FPGA在要求长波表的信号发生器中得到广泛的应用。

对于采用DRAM作为波形存储器的信号发生器，在作脉冲猝发(Burst)输出时存在波形延时抖动的问题。原因是DRAM器件需要不断的刷新。

DRAM只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以必须隔一段时间刷新(Refresh)一次，如果存储单元没有被刷新，存储的信息就会丢失。刷新方式通常有2种，集中式刷新和分散式刷新。集中式刷新是每隔一定时间，集中的逐行刷新整个存储器；分散式刷新则是每次只刷新一行。无论何种刷新方式，在刷新期间，都要暂停读、写操作。

所谓信号发生器的Burst模式，是指DDS收到触发信号后，输出一个或者多个周期的波形。DDS需要一个处理过程才能输出波形，因此，触发信号和输出波形之间存在一段时间的延时。信号发生器要求这段延时时间是固定的；即使是支持延时时间可设，则一经设置后，还是固定不变的。如图2A所示，触发信号到来后，经过一段固定的“处理时间”后，波形输出。

但对于DRAM担任波形存储器的信号发生器，延时时间包括两部分，“处理时间”和“刷新时间”。“处理时间”仍然是固定长度的；但“刷新时间”的长度则不固定。当触发信号到来时，DRAM可能正在进行刷新，此时不能立即输出波形；也可能处于随时可读写的空闲状态，这就立刻输出波形。因此“刷新时间”的长度不固定，结果造成触发信号与输出波形之间的延时长度也不固定，如图2B所示。以触发信号作为参考来看，输出波形是存在“抖动”的。

目前市场上的信号发生器大多采用SRAM器件作为波形存储器，SRAM器件可随时访问，无需刷新，Burst时没有抖动问题，但SRAM价格高、且容量相对较小；采用DRAM作为波形存储器的信号发生器，又不支持Burst工作模式。如何提高一种造价低廉又能够在支持Burst工作模式时候不会产生波形抖动的信号发生器成为一个迫切需要解决的问题。

发明内容

本发明实施例的目的在于提供一种具有波形消抖功能的信号发生器，以解决现有技术中造价低廉的存储器无法在Burst工作模式下消除波形抖动的缺陷。