[发明专利]一种自适应调整功率管栅宽的控制电路

权利要求书

1.一种自适应调整功率管栅宽的控制电路，其特征是：设有电流检测电路、比较器组电路、分段逻辑控制电路以及已知的DC-DC电路，电流检测电路输出连接比较器组电路，比较器组电路输出连接分段逻辑控制电路，DC-DC电路输出连接比较器组电路，并分别与电流检测电路及分段逻辑控制电路双向连接；按照设定的检测周期，电流检测电路检测DC-DC电路的输出滤波电感峰值电流的大小，根据电感峰值电流和DC-DC电路的输出负载电流的数量关系，确定DC-DC电路的输出负载电流大小，将检测到的电感峰值电流信号转化为一个电压信号，将该检测电压信号和预先设定的参考电压进行比较，经过逻辑控制电路处理之后，根据负载电流的大小自适应的控制功率管开启的段数，实现功率管栅宽控制，其中：

电流检测电路包括27个MOS管及1个反相器，MOS管分别是：7个MOS管M1～M7；4个MOS管Mb1～Mb4；4个MOS管 Ms0～Ms3；4个MOS管Ms01、Ms11、Ms21、 Ms31；4个MOS管Ms0’～Ms3’；4个MOS管Ms01’、Ms11’、Ms21’、Ms31’；

MOS管Mb1及MOS管Mb4的栅、漏极均短接，源极接地，MOS管Mb2和MOS管Mb3的栅极与MOS管Mb1的栅、漏极连接，MOS管Mb2、MOS管Mb3的源极接地，MOS管Mb1的漏极与MOS管M1的漏极、MOS管M3的栅极连接，MOS管Mb3的漏极与MOS管M1的栅极、MOS管M2的栅、漏极连接，MOS管M1的源极与MOS管Ms01、MOS管Ms11、MOS管Ms21、MOS管Ms31、MOS管M4的漏极连接，MOS管M2和MOS管M3的源极与MOS管Ms01’、MOS管Ms11’、MOS管Ms21’、MOS管Ms31’、MOS管M5的漏极连接，MOS管M3的漏极和MOS管Mb4的栅、漏极连接，MOS管M4和MOS管M5的栅极接地，MOS管M4及MOS管M5的源极分别与MOS管M6、MOS管M7的漏极连接，MOS管M6及MOS管M7的栅极连接反相器Inv5的输出端，反相器Inv5的输入端连接DC-DC电路中DC-DC控制电路所产生的功率PMOS管的驱动信号PD，该驱动信号信号还连接MOS管Ms0的栅极，MOS管M6、MOS管M7的源极接电源V_dd，MOS管Ms01、MOS管Ms11、MOS管Ms21、MOS管Ms31的栅极接地，MOS管Ms01、MOS管Ms11、MOS管Ms21、MOS管Ms31的源极分别和MOS管Ms0、MOS管Ms1、MOS管Ms2、MOS管Ms3的漏极连接，MOS管Ms0、MOS管Ms1、MOS管Ms2、MOS管Ms3的源极连接连接DC-DC电路中输出滤波电感的输入端LX， MOS管Ms0的栅极连接由DC-DC控制电路给出的功率PMOS的驱动信号PD，MOS管Ms1、MOS管Ms2、MOS管Ms3的栅极分别连接分段驱动控制电路中分段逻辑控制电路所产生的分段PMOS管的驱动信号PD1、PD2、PD3，即分段逻辑控制电路中的反相器Inv2、Inv3、 Inv4的输出，MOS管Ms01’、MOS管Ms11’、MOS管Ms21’、MOS管Ms31’的栅极接地，MOS管Ms01’、MOS管Ms11’、MOS管Ms21’、MOS管Ms31’的源极分别连接MOS管Ms0’、MOS管Ms1’、MOS管Ms2’、MOS管Ms3’的漏极，MOS管Ms0’的栅极连接由DC-DC控制电路给出的驱动信号PD，MOS管Ms1’、MOS管Ms2’、MOS管Ms3’的栅极分别连接分段驱动控制电路中分段逻辑控制电路所产生的分段PMOS管的驱动信号PD1、PD2、PD3，即分段逻辑控制电路中的反相器Inv2、Inv3、 Inv4的输出，MOS管Ms0’、MOS管Ms1’、MOS管Ms2’、MOS管Ms3’的源极连接电源电压V_dd，MOS管Mb1的栅、漏极连接电源电压V_dd，MOS管Mb4的栅、漏极是电流检测电路的检测电压输出端Vcs，上述MOS管M1～M7、MOS管 Ms0～Ms3、MOS管Ms0’～Ms3’、MOS管Ms01、Ms11、Ms21、 Ms31、MOS管Ms01’、Ms11’、Ms21’、Ms31’为PMOS管，衬底均接电源电压V_dd，上述MOS管Mb1～Mb4为NMOS管，衬底均接地；

比较器组电路包括三个比较器CMP1、CMP2、CMP3，三个比较器CMP1、CMP2、CMP3的正输入端分别连接接参考电压Vref1、参考电压Vref2、参考电压Vref3，三个比较器CMP1、CMP2、CMP3的负输入端均连接电流检测电路中MOS管Mb4的栅、漏极，即电流检测电路的检测电压输出端Vcs；

分段逻辑控制电路含3个D触发器DFF1、DFF2、DFF3，6个或非门Nor1、Nor2、Nor3、Nor4、Nor5、Nor6，和4个反相器Inv1、 Inv2、 Inv3、Inv4，3个D触发器DFF1、DFF2、DFF3的数据输入端分别接比较器CMP1、CMP2、CMP3的输出，3个D触发器DFF1、DFF2、DFF3的时钟输入端均接DC-DC控制电路输出的分段检测时钟信号CLK，或非门Nor1和或非门Nor2的一个输入端接D触发器DFF1的输出，或非门Nor3和或非门Nor4的一个输入端接D触发器DFF2的输出，或非门Nor5和或非门Nor6的一个输入端接D触发器DFF3的输出，或非门Nor1、Nor3、 Nor5的另一个输入端均接DC-DC控制电路所产生的功率PMOS管的驱动信号PD，或非门Nor2、Nor4、 Nor6的另一个输入端均接反相器Inv1的输出端，反相器Inv1的输入端连接DC-DC控制电路所产生的功率NMOS管的驱动信号ND，反相器Inv2、Inv3、 Inv4的输入分别连接或非门Nor1、Nor3、Nor5的输出，反相器Inv2、Inv3、 Inv4的输出分别连接电流检测电路中MOS管Ms1、MOS管Ms2、MOS管Ms3的栅极以及DC-DC驱动电路的相应输入端，或非门Nor2、Nor4、Nor6的输出分别连接DC-DC驱动电路的相应输入端。