[发明专利]一种基于FPGA的自重构D/TMR系统及其容错设计方法

说明书

技术领域

 本发明涉及一种自重构D/TMR系统及其容错设计方法，属于数字系统容错的技术领域。

背景技术

 随着科学技术的快速发展，人类探索开发太空的步伐不断加快，各种空间飞行器的结构和功能越来越复杂，且寿命与可靠性要求也越来越高。但是，由于航天器运行在空间恶劣的电磁干扰、极端温度环境下，容易引起星载电子设备故障；另外，目前电子系统正朝着结构复杂化、高度集成化的片上系统（Sysetm on Chip，简称SOC）方向发展，传统的电子系统冗余备份（如系统级、模块级、芯片级备份）容错设计方法难以适应高可靠、强生存、长寿命的要求，因此探索新的电子系统容错机制至关重要。

超大规模现场可编程门阵列（Field Programmable Gate Array，简称FPGA）具有通用性好、集成度高、硬件可重构等特点，因此在空间探测、航空航天、遥感遥测、工业控制、医疗、通信等领域已广泛应用。但是在苛刻环境下工作的FPGA逻辑电路可能出现各种故障，例如因空间粒子辐射引起的单粒子翻转（Single Event Upset，SEU）现象等瞬时故障和永久故障。近几年研究人员已开始研究FPGA片内冗余容错技术，如FPGA片内N模冗余、主备份冗余等，但是这些容错设计方法大多还是采用传统的器件备份式冗余方案，FPGA的资源利用率不高，系统容错能力不强等缺点依然存在，如何利用FPGA的可重构特性来构建高可靠性容错系统，及如何实现容错系统中故障模块的在线修复是当前需要研究探索的重要前沿课题。

发明内容

 本发明的目的，在于提供一种基于FPGA的自重构D/TMR系统及其容错设计方法，其可克服现有容错机制的不足，具有较高的资源利用率、较强的容错能力和较高的可靠性。

为了达成上述目的，本发明的解决方案是：

一种基于FPGA的自重构D/TMR系统，包括自重构控制器、ICAP接口、配置区域模块、System ACE接口、UART接口和CF卡，其中，配置区域模块通过ICAP接口连接自重构控制器，外部CF卡通过System ACE接口连接自重构控制器，所述自重构控制器还通过UART接口与PC机上超级终端建立通信连接。

一种基于FPGA的自重构D/TMR系统的容错设计方法，工作步骤是：

（a）用DMR位流配置动态重构区域；

（b）检测电路监测系统状态，并判断是否存在故障，若无故障，保持动态重构区域为DMR状态，若出现故障，则读取CF卡上的配置TMR位流，将动态重构区域配置为TMR状态。

采用上述方案后，本发明融合了传统DMR（二模冗余）和TMR（三模冗余）冗余容错的优点，在正常情况下系统工作于DMR状态，具有较低的面积开销和功耗；出现故障时，系统切换为TMR状态。这种工作方式不需要额外故障检测与定位电路，具有较高的资源利用率、较强的容错能力和较高的可靠性，且由于采用自重构和动态部分重构技术，无需外部干预即可实现故障的快速自修复。

附图说明

 图1是本发明的整体架构图； 

图2是本发明的工作原理图；

图3是在ISE软件中对8线-3线三编码器D/TMR系统的设计结果图。

具体实施方式

 以下将结合附图，对本发明的技术方案进行详细说明。

如图1所示，本发明提供一种基于FPGA的自重构D/TMR系统，包括自重构控制器（由Micro Blaze软核实现）、ICAP（Internet Content Adaptation）接口、配置区域模块、System ACE（System Advanced Configuration Environment）接口、UART（Universal Asynchronous Receiver/Transmitter）接口和CF（Compact Flash）卡，其中，自重构控制器、配置区域模块、System ACE接口及ICAP接口均在FPGA上实现，并设置UART接口用于实现与PC机上超级终端的通信，且ICAP接口、System ACE接口、UART接口和重构区域模块作为外设挂接于PLB总线上，外部CF卡则用于存放自重构前后的位流。

配合图2所示，本发明还提供一种基于FPGA的自重构D/TMR系统的容错设计方法，工作步骤是：

（a）用DMR位流配置动态重构区域；