[发明专利]存储器件及其测试方法

说明书

相关申请的交叉引用

本申请要求2011年3月9日提交的韩国专利申请No.10-2011-0020930的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种存储器件，且更具体而言，涉及一种存储器件及其测试方法。

背景技术

随着存储器件同存储器件制造技术的进步一起变得更加高度集成，可能要用昂贵的测试设备长时间地测试制造出的存储器件。

测试方法之中的压缩测试或并行测试用于减少测试存储器件所花费的时间。在下文中描述压缩测试。

以高速测试数千个单元与以高可靠性测试这些单元同样重要。尤其地，不仅用于开发存储器件所花费的时间直接影响产品的生产成本，而且用于测试存储器件所花费的时间也直接影响产品的生产成本。因此，期望减少测试时间。

一般而言，当对存储器件的存储芯片的每个单元进行测试以确定存储芯片是否具有故障时，生产成本高，且用于测试存储器件所需的时间长。

本文中，利用压缩测试模式来减少用于测试存储器件所花费的时间。根据压缩测试方法，将相同的数据写入多个单元中，然后在读取数据时，使用异或逻辑门(即，XOR逻辑门)。当从所述多个单元读取到相同的数据时，可以返回“1”，由此判定存储器件已通过压缩测试。否则，如果从单元中的任一个读取到不同的数据，可以返回“0”，由此判定存储器件未通过压缩测试。

这样的并行测试需要一次激活许多存储体且执行数据读取/写入操作。根据现有的测试技术，从数个存储体输出的数据经过上述压缩程序，且经由与存储体相对应的各个接口焊盘输出。然后测试设备响应于从接口焊盘输出的数据而对存储器件作出通过/未通过决定。

举例而言，当假设一个芯片包括8个存储体(bank)且通过从8个存储体输出数据来执行压缩测试时，经由8个接口焊盘输出数据。如果测试设备包括64个接口焊盘，则测试设备一次也只能测试8个芯片。

简言之，测试设备的接口焊盘的数目一般等于一个芯片中所包括的存储体的数目，或等于一个芯片中的用于一次测试所激活的存储体的数目。由于不可能一次对许多芯片全部进行测试，因此可能花费长时间来执行现有的压缩测试。

发明内容

本发明的示例性实施例涉及一种在执行压缩测试时通过减少一个芯片中的输出数据的接口焊盘的数目而一次对许多芯片全部进行测试的存储器件。

根据本发明的一个示例性实施例，一种存储器件包括：第一存储体、第二存储体、多个接口焊盘以及数据输出单元，所述数据输出单元被配置成经由多个接口焊盘之中的至少一个接口焊盘输出所述第一存储体的压缩数据，且随后经由所述一个接口焊盘输出所述第二存储体的压缩数据。

所述数据输出单元可以包括：选择信息发生器，所述选择信息发生器被配置成响应于读取命令而产生选择信息；以及线选择器，所述线选择器被配置成响应于所述选择信息而从多个全局线之中选择全局线组，且将加载到所述选中的全局线组上的压缩数据传送至所述一个接口焊盘。

所述选择信息发生器可以包括：初步信息发生电路，所述初步信息发生电路被配置成响应于所述读取命令而产生初步选择信息；以及信息发生电路，所述信息发生电路被配置成基于所述初步选择信息而产生所述选择信息。

根据本发明的另一个示例性实施例，一种存储器件包括：多个存储体组，每个存储体组包括至少一个存储体；多个接口焊盘；以及数据输出单元，所述数据输出单元被配置成在压缩测试操作期间一次将所述多个存储体组之中的一个存储体组的压缩数据输出至所述多个接口焊盘之中的至少一个接口焊盘，其中所述多个存储体组之中的不同的存储体组的压缩数据被顺序地输出。

所述数据输出单元包括：选择信息发生器，所述选择信息发生器被配置成响应于读取命令而产生选择信息；以及线选择器，所述线选择器被配置成响应于所述选择信息而从多个全局线之中选择全局线组，且将加载到所述选中的全局线组上的压缩数据传送至所述至少一个接口焊盘。

根据本发明的又一个示例性实施例，一种用于测试存储器件的方法包括以下步骤：施加读取命令；响应于所述读取命令而从第一存储体读取数据和从第二存储体读取数据；将从所述第一存储体读取的数据和从所述第二存储体读取的数据压缩以由此产生压缩数据；响应于所述读取命令而将所述第一存储体的压缩数据输出至多个接口焊盘之中的至少一个接口焊盘；第二次施加所述读取命令；以及响应于所述读取命令的第二次激活而将所述第二存储体的压缩数据输出至所述至少一个接口焊盘。