[发明专利]配置在多重处理器核心之间的分散式电源管理

说明书

技术领域

本发明涉及多核心微处理器设计的领域，特别是涉及供多核心及多核心处理器的多核心域(domain)用的受限制的操作状态的管理与实现。

背景技术

现代化的微处理器减少它们的电源消耗的一种主要方式，是减少微处理器操作时的频率和/或电压。此外，在某些实例中，微处理器可能允许时钟信号对于其电路的多个部分禁能。最后，在某些实例中，微处理器可能甚至对于其电路的多个部分一起移除电源。再者，有时候微处理器需要尖峰性能，以使其需要于其最高电压及频率下操作。微处理器采取电源管理动作以控制微处理器的电压与频率电平以及时钟与电源禁能。典型地，微处理器采取电源管理动作，以因应来自操作系统的指导(direction)。熟知的x86MWAIT指令为一种让操作系统可能执行以要求进入至一从属于实现的最佳化状态的指令的一例子，此操作系统使用此状态以执行进阶的电源管理。最佳化状态可能是休眠或闲置状态。熟知的进阶配置电源接口(ACPI)规格，藉由界定操作或电源管理相关的状态(例如″C-状态″及″P-状态″)以促进操作系统导向的电源管理。

因为多数的现代化微处理器是多核心处理器(其中多重处理核心共用一个或多个电源管理相关的资源)的事实，所以执行电源管理动作是复杂的。举例而言，多个核心可能共用电压源和/或时钟源。再者，包含一多核心处理器的计算系统亦典型地包含一芯片组，其包含多个用以桥接处理器总线至系统的其他总线(例如，至周边I/O总线)的总线桥，并包含一个用以连接多核心处理器至一系统存储器的存储器控制器。芯片组可能密切地参与各种电源管理动作，且在本身与多核心处理器之间可能需要协调。

更明确而言，于某些系统中，利用多核心处理器的允许，芯片组可能禁能一个位于处理器总线上的时钟信号，处理器接收并使用此时钟信号以产生其本身的内部时钟信号的大部分。在多核心处理器的情况下，所有使用总线时钟的核心必须备妥芯片组以禁能总线时钟。亦即，直到为芯片组准备好所有核心以这样做，芯片组才能给予允许以禁能总线时钟。

另外，芯片组正常地窥探处理器总线上的快取存储器。举例而言，当一周边装置于一周边总线上产生一存储器存取时，芯片组附和于处理器总线上的存储器存取，能使处理器可窥探其快取存储器以判定其是否支持于窥探地址的数据。举例而言，众人皆知USB装置是用以定期地轮询存储器位置，这会于处理器总线上产生周期性的窥探循环。在某些系统中，多核心处理器可能进入一深休眠状态，于其中其刷新其快取存储器并对快取禁能时钟信号，以便节省电源。于此情况下，对多核心处理器而言，唤醒以因应处理器总线上的窥探循环以窥探其快取(因为它们是空的，所以其将不会传回一击中)，然后回到休眠时是浪费的。因此，利用多核心处理器的允许，芯片组可能被授权不要产生处理器总线上的窥探循环，以便达成额外的电源节约。然而，再者，所有的核心必须备妥芯片组以关闭窥探。亦即，直到为芯片组准备好所有核心以这样做为止，芯片组才能给予允许以关闭窥探。

发证给Naveh等人(以下以Naveh代表)的美国专利第7,451,333号揭示一种包含多重处理核心的多核心微处理器。每一个核心能检测一个要求核心转变成一闲置状态的命令。多核心处理器亦包含硬件协调逻辑(HCL)。HCL接收来自核心的闲置状态状况，并基于命令与核心的闲置状态状况管理核心的电源消耗。更明确而言，HCL决定是否所有核心已检测一项要求对一共通状态的一转变的命令。如果不是的话，则HCL选择在命令的闲置状态之间的一最浅状态以作为每个核心的闲置状态。然而，如果HCL检测一项要求转变成一共通状态的命令，则HCL可以开始共用的电源节约特征，例如性能状态减少、一共用的锁相回路(PLL)的关闭或处理器的一执行情况的节省。HCL亦可防止外部中断事件到达核心，并可将所有核心转变成共通状态。尤其，HCL可利用芯片组实施一握手顺序以将核心转变成共通状态。

在由Alon Naveh等人所写的论文中，名称为″英特尔酷睿核心处理器中的电源及热管理(Power and Thermal Managment in the Intel Core Duo Processor)″，其出现在2006年5月15日发行的英特尔科技期刊中，Naveh等人说明一种使用设置于晶粒或平台的共用区域中的非核心硬件协调逻辑(HCL)的相容C-状态控制结构，其作为在个别核心与晶粒及平台上的共用资源之间的一层。HCL基于核心的个别需求决定所需要的CPU的C-状态，控制共用资源的状态，并模仿一传统的(legacy)单核心处理器，用以利用芯片组实现C-状态进入协定。