[发明专利]内存供电系统

权利要求书

1.一种内存供电系统，包括一时序控制单元、一状态侦测单元、一控制单元、一第一电压调节器、一第二电压调节器、一第一组内存插槽及一第二组内存插槽，所述控制单元与所述时序控制单元、所述状态侦测单元及所述第一及第二电压调节器相连，所述状态侦测单元与所述第一组及第二组内存插槽相连，所述第一电压调节器与所述第一组内存插槽相连，所述第二电压调节器与所述第二组内存插槽相连，所述时序控制单元用于在需要为插接至所述第一组及第二组内存插槽内的内存模组供电的时刻输出一使能信号，所述使能信号经给所述控制单元输出给所述第一及第二电压调节器，所述第一及第二电压调节器接收到所述使能信号后分别给插接至所述第一组及第二组内存插槽内的内存模组供电，所述状态侦测单元用于侦测所述内存模组的工作状态，当侦测到插接至所述第一组内存插槽内的一内存模组坏掉时，所述状态侦测单元发送一信号给所述控制单元，所述控制单元接收到所述信号后，控制所述第一电压调节器停止给插接至所述第一组内存插槽内的内存模组供电。

2.如权利要求1所述的内存供电系统，其特征在于：所述控制单元包括一第一电子开关、一第二电子开关、一第一电阻及一第二电阻，所述第一及第二电子开关的第一端均通过一GPIO总线与所述状态侦测单元相连，所述第一电子开关的第二端通过所述第一电阻与一电源相连，并与所述时序控制单元相连，且与所述第一电压调节器相连，所述第二电子开关的第二端通过所述第二电阻与所述电源相连，并与所述时序控制单元相连，且与所述第二电压调节器相连，所述第一及第二电子开关的第三端均接地。

3.如权利要求2所述的内存供电系统，其特征在于：所述控制单元还包括一第一缓冲器及一第二缓冲器，所述第一及第二缓冲器的输入端均与所述时序控制单元相连，所述第一缓冲器的输出端与第一电子开关的第二端相连，所述第二缓冲器的输出端与所述第二电子开关的第二端相连。

4.如权利要求2所述的内存供电系统，其特征在于：所述状态侦测单元包括一PCH芯片，所述PCH芯片用于侦测所述内存模组的工作状态，当所述PCH芯片侦测到插接至所述第一组内存插槽内的一内存模组坏掉时，通过所述GPIO总线发送一信号给所述第一电子开关的第一端，以开启所述第一电子开关，所述第一电子的第二端输出一低电平信号给所述第一电压调节器，所述第一电压调节器接收到所述低电平信号后停止给插接至所述第一组内存插槽内的内存模组供电。

5.如权利要求4所述的内存供电系统，其特征在于：所述第一及第二电子开关均为NMOS场效应管，所述第一及第二电子开关的第一、第二及第三端分别对NMOS场效应管的栅极、漏极及源极。

6.如权利要求4所述的内存供电系统，其特征在于：所述状态侦测单元还包括一BIOS，所述BIOS与所述PCH芯片相连，当所述PCH芯片侦测到插接至所述第一组内存插槽内的一内存模组坏掉时，所述PCH芯片将侦测到的信息发送给BIOS，以通过BIOS将坏掉的内存模组信息显示给用户，以便用户在适当的时候将坏掉的内存模组更换。

7.如权利要求1所述的内存供电系统，其特征在于：所述时序控制单元为一CPLD。

8.如权利要求1所述的内存供电系统，其特征在于：所述第一组及第二组内存插槽均包括两内存插槽，且所述内存插槽均为DIMM内存插槽。