[发明专利]具有非捕捉型开关晶体管的存储器装置及其制造方法

权利要求书

1.一种存储器装置，包括：

一三维存储单元阵列，包含多个介电电荷捕捉结构，该三维存储单元阵列包含由存储单元排列而成的多个与非门串列(NAND strings)所构成的多个叠层；以及

多个开关晶体管，被耦接至该多个与非门串列，该多个开关晶体管包含多个栅极介电结构，其中该多个栅极介电结构不同于该多个介电电荷捕捉结构。

2.根据权利要求1所述的存储器装置，其中该多个开关晶体管包含多个串行选择晶体管及多个接地选择晶体管，该多个串行选择晶体管设置于该多个与非门串列的一端，该多个接地选择晶体管耦接至该多个与非门串列的另一端。

3.根据权利要求1所述的存储器装置，其中该多个介电电荷捕捉结构包括一隧穿层、一电荷捕捉层及一阻挡层，且该多个栅极介电结构包含该隧穿层与部分或全部的该电荷捕捉层，但不包含该阻挡层。

4.根据权利要求1所述的存储器装置，其中该多个介电电荷捕捉结构包括一隧穿层、一电荷捕捉层及一阻挡层，且该多个栅极介电结构包含该隧穿层与含有完全或部分氧化的该电荷捕捉层的一层，但不包含该阻挡层。

5.根据权利要求1所述的存储器装置，其中该多个介电电荷捕捉结构包括一隧穿层、一电荷捕捉层及一阻挡层，且该多个栅极介电结构包含该隧穿层，但不包含该电荷捕捉层与该阻挡层。

6.根据权利要求1所述的存储器装置，其中该多个介电电荷捕捉结构包括一隧穿层、一电荷捕捉层及一阻挡层，且该多个栅极介电结构包含于该隧穿层存在的情况下进行氧化所得的一氧化层，但不包含该电荷捕捉层与该阻挡层，如此氧化层超过开关晶体管的隧道的初始电平处的厚度d2与氧化层低于该初始电平处的厚度d1的厚度比d2/d1大于55/45。

7.根据权利要求1所述的存储器装置，其中该多个介电电荷捕捉结构包括一隧穿层、一电荷捕捉层及一阻挡层，且该多个栅极介电结构包含由硅氧化物或氮氧化硅组成的一层。

8.根据权利要求1所述的存储器装置，其中该多个介电电荷捕捉结构于相对应的半导体长条与字线间具有一第一厚度，且该多个栅极介电结构于相对应的半导体长条与选择线间具有一第二厚度，该第二厚度小于该第一厚度。

9.根据权利要求1所述的存储器装置，其中该多个开关晶体管包括多个环绕型栅极晶体管。

10.根据权利要求1所述的存储器装置，其中该多个栅极介电结构的材料环绕位于该多个叠层中的多个半导体长条；且其中至少有一选择线填充于位在该多个叠层中的该多个半导体长条间。

11.一种存储器装置，包括：

多个叠层，是由半导体长条构成，该多个叠层为脊形(ridge-shaped)，且包含被绝缘材料分隔于多层中不同层的至少二个半导体长条，该多个叠层具有一第一端与一第二端；

多条字线，位于该多个叠层之上且与该多个叠层正交排列，以使该多个叠层表面与该多个字线表面的交点处形成多个接口区域，该多个接口区域建立一三维阵列；

多个介电电荷捕捉结构，包含位于该多个接口区域的多个介电层，该多个介电电荷捕捉结构建立一三维存储单元阵列，通过该多个半导体长条及该多个字线可存取该三维存储单元阵列；

多个源极侧偏压结构与多个漏极侧偏压结构，包含邻接该多个叠层而配置的多个半导体；

至少一选择线，位于该多个叠层之上与该多个叠层正交排列，该选择线是配置于该多个字线间或该多个字线与该第一端或该第二端其中一者间，且多个栅极介电结构配置于该选择线与位于该多个叠层中的该多个半导体长条间，以使多个开关晶体管建立于该多个源极侧偏压结构的半导体或漏极侧偏压结构的半导体中任一者以及该多个半导体长条间；

其中该多个栅极介电结构不同于该多个介电电荷捕捉结构。

12.根据权利要求11所述的存储器装置，其中该至少一选择线包含位于该第一端的第一选择线以及位于该第二端的第二选择线，且该多个栅极介电结构被配置于该第一选择线、该第二选择线与位于该多个叠层中的该多个半导体长条间，以使多个开关晶体管建立于该多个源极侧偏压结构的半导体与该多个半导体长条间，或该多个漏极侧偏压结构的半导体与该多个半导体长条间。