[发明专利]系统总线检错纠错方法和NAND FLASH控制器

权利要求书

1.一种系统总线检错纠错方法，其特征在于，所述方法为系统总线与ECC模块连接，ECC模块在系统总线控制下对系统总线中信号数据进行数据处理；所述方法包括下述步骤：

信号源数据进入系统总线；

ECC模块得到系统总线上的信号源数据并对所述信号源数据进行编码和/或解码；

ECC模块将编码和/或解码后得到的数据放到系统总线上。

2.根据权利要求1所述的系统总线检错纠错方法，其特征在于，所述ECC模块还连接NAND FLASH控制器，所述NAND FLASH控制器还连接系统总线；ECC模块在系统总线控制下对系统总线中信号数据进行数据处理，还对NAND FLASH控制器中信号数据进行数据处理；所述方法包括下述步骤：

信号源数据进入系统总线，系统总线中的操作请求数据进入NAND FLASH控制器；ECC模块得到系统总线上的信号源数据并对其进行编码和/或解码，将编码和/或解码后所得数据放到系统总线上；

以及，ECC模块得到NAND FLASH控制器中的操作请求数据并对其进行编码和/或解码，将编码和/或解码后数据传输回NAND FLASH控制器。

3.根据权利要求2所述的系统总线检错纠错方法，其特征在于：所述ECC模块应用不同的通道分别对系统总线和NAND FLASH控制器进行编码和/或解码。

4.一种NAND FLASH控制器，所述控制器包括相连接的控制单元和ECC模块，控制单元将系统总线的操作请求转换成NAND FLASH的时序要求，其特征在于：所述ECC模块还设有能与系统总线物理连接的接口；其中，

ECC模块，接受控制单元和/或系统总线的控制对数据进行检错纠错。

5.根据权利要求4所述的NAND FLASH控制器，其特征在于，所述控制单元包括：寄存器控制文件模块、访问周期选择模块、控制器的控制模块、数据缓存模块、ECC控制模块、以及FLASH多路选择器；

寄存器控制文件模块，连接系统总线，通过系统总线配置所有被系统总线访问的控制寄存器；

访问周期选择模块，作为可编程的分频器为NAND FLASH读写产生一个访问时钟周期；

控制器的控制模块，将系统总线的请求转换成NAND FLASH设备的访问时序；

数据缓存模块，为NAND FLASH读/写操作数据缓存；

ECC控制模块，在其内部提供ECC算法，为ECC模块提供接口并为所述ECC模块发起控制信号；

FLASH多路选择器，将寄存器控制文件模块、数据缓存模块和ECC控制模块连接至NAND FLASH。

6.根据权利要求5所述的NAND FLASH控制器，其特征在于，所述控制器的控制模块采用状态机的设计，所述状态机分为七个状态：空闲状态、写命令状态、写地址状态、写数据状态、等待状态、Flash忙状态和读Flash状态。

7.根据权利要求5所述的NAND FLASH控制器，其特征在于，所述NANDFLASH设备的访问时序包括：命令锁存周期、地址锁存周期、数据读/写周期、以及数据擦除周期中的至少一种。

8.根据权利要求5所述的NAND FLASH控制器，其特征在于，所述数据缓存模块上设有系统总线接口，接受系统总线的访问；所述数据缓存模块上还设有NAND FLASH控制器接口，接受NAND FLASH控制器的访问。

9.根据权利要求4所述的NAND FLASH控制器，其特征在于：所述ECC模块内设有两个编解码算法通道，所述两个通道互不干扰。

10.根据权利要求4所述的NAND FLASH控制器，其特征在于：所述ECC模块包括：输入接口、输出接口、设置在所述输入接口和输出接口之间的编解码算法通道、以及控制所述输入接口和输出接口的控制逻辑；所述编解码算法通道包括第一通道和第二通道，第一通道和第二通道互不干扰。