[发明专利]一种小分频系数的多相多模分频电路

说明书

技术领域

本发明涉及一种分频电路，特别设计一种小分频系数的多相多模分频电路。

背景技术

时钟展频技术是一种降低系统EMI(电磁干扰)的重要方式，目前通常采用的分频电路的分频系数较高，从几十到几千不等。在TFT-LCD(薄膜晶体管-液晶显示屏)显示系统也要求低的系统EMI，除采用过系统设计的方式外，利用TFT-LCD显示系统中有展频功能的时序控制器(TCON)芯片也是一种重要解决方案。但是在这个应用系统中，时钟倍频系统的分频系数很低是一个特殊的系统要求，这给带展频功能的时钟倍频系统提出新的要求。对于时钟倍频系统，要求其中的分频电路满足以下两个要求：一是分频电路必须能动态地在3种分频比中切换，而且对切换信号的时序不敏感；二是分频电路的工作频率尽量高，所以分频电路的结构应该尽量简单，反馈路径尽量短。

发明内容

为了解决现有技术的上述问题，本发明的目的是提供一种小分频系数的多相多模分频电路，以使分频电路能动态地在3种分频比中切换，而且对切换信号的时序不敏感。

为了实现上述目的，本发明提供了一种小分频系数的多相多模分频电路，所述多相多模分频电路包括两个控制端和四个D触发器，其中，

第三个D触发器和第四个D触发器的输出信号的“与非”逻辑信号作为第一个D触发器的输入信号；

第一个控制端的控制信号和所述第三个D触发器的输出信号的“与非”逻辑信号与所述第一个D触发器的输出信号的逻辑与作为第二个D触发器的输入信号；

所述第二个D触发器的输出信号作为所述第三个D触发器的输入信号；

所述第三个D触发器的输出信号的逻辑非和第二个控制端的控制信号的“与非”逻辑信号作为所述第四个D触发器的输入信号；

所述第一个D触发器的输出信号作为所述多相多模分频电路的输出信号。

作为优选，所述第三个D触发器和第四个D触发器的输出端连接第一个与非门的两个输入端，该第一个与非门的输出端连接所述第一个D触发器的输入端；所述第三个D触发器的输出端和所述第一个控制端连接第二个与非门的两个输入端，该第二个与非门的输出端和所述第一个D触发器的输出端连接一个与门的两个输入端，该与门的输出端连接所述第二个D触发器的输入端；所述第二个D触发器的输出端连接所述第三个D触发器的输入端；所述第三个D触发器的输出端连接一个反相器的输入端，该反相器的输出端和所述第二个控制端连接第三个与非门的两个输入端，该第三个与非门的输出端连接所述第四个D触发器的输入端。

作为优选，所述与门集成在所述第二个D触发器中。

作为优选，当所述第一个控制端的控制信号是0时，所述第二个控制端的控制信是0或1；当所述第一个控制端的控制信号是1时，所述第二个控制端的控制信是0。

与现有技术相比，本发明具有以下有益效果：本发明提供的小分频系数的多相多模分频电路能够动态地在除5/除6/和除7这3种分频比中切换，而且对切换控制信号的时序不敏感；通过对电路具体实现方式的改进，使得分频电路的结构简单，反馈路径短，提高分频电路的工作频率。

附图说明

图1为本发明的多相多模分频电路的结构示意图。

图2为图1所示的多相多模分频电路当k1＝0，k2＝0时的结构示意图。

图3为图1所示的多相多模分频电路当k1＝0，k2＝1时的结构示意图。

图4为图1所示的多相多模分频电路当k2＝0时的结构示意图。

图5为图1所示的多相多模分频电路中与门和第二个D触发器的一种实现方式。

图6为图1所示的多相多模分频电路中与门和第二个D触发器的另一种实现方式。

具体实施方式

下面结合附图对本发明的具体实施例进行详细说明。

实施例一：

图1为本发明的多相多模分频电路的结构示意图。如图1所示，本发明的多相多模分频电路包括两个控制端和四个D触发器，其中，

第三个D触发器D3和第四个D触发器D4的输出信号Q3、Q4的“与非”逻辑信号作为第一个D触发器D1的输入信号；

第一个控制端的控制信号k1和第三个D触发器D3的输出信号Q3的“与非”逻辑信号与第一个D触发器D1的输出信号Q1的逻辑与作为第二个D触发器D2的输入信号；

第二个D触发器D2的输出信号Q2作为第三个D触发器D3的输入信号；

第三个D触发器D3的输出信号Q3的逻辑非和第二个控制端的控制信号k2的“与非”逻辑信号作为第四个D触发器D4的输入信号；