[发明专利]半导体存储器件的刷新控制电路和方法

权利要求书

1.一种半导体存储器件的刷新控制电路，包括：

刷新控制器，所述刷新控制器被配置成响应于指示刷新模式的开始的刷新模式进入信号和具有刷新模式信息的模式确定信号，来控制刷新信号在一个刷新周期期间被使能的次数；

刷新计数器，所述刷新计数器被配置成通过响应于在激活模式下被使能的激活信号对所述刷新信号进行计数，来输出用于刷新操作的行地址；以及

行地址译码器，所述行地址译码器被配置成将所述行地址译码以产生用于对单元阵列内的字线进行顺序访问的行地址选择信号。

2.如权利要求1所述的刷新控制电路，其中，所述刷新控制器包括：

刷新操作控制单元，所述刷新操作控制单元被配置成在所述刷新模式进入信号被使能时基于所述模式确定信号来判断是否将双刷新信号使能；

刷新终止感测单元，所述刷新终止感测单元被配置成当所述刷新信号被使能时，对存储体地址进行计数并输出在刷新操作完成时的时刻被使能的空闲信号；以及

刷新信号发生单元，所述刷新信号发生单元被配置成当所述刷新模式进入信号和所述双刷新信号中的至少一个被使能时将所述刷新信号使能，而响应于所述空闲信号将所述刷新信号禁止。

3.如权利要求2所述的刷新控制电路，其中，所述刷新信号发生单元包括：

逻辑门，所述逻辑门被配置成对所述刷新模式进入信号和所述双刷新信号执行“或非”运算；

RS锁存器，所述RS锁存器基于所述逻辑门的输出而被设定，而响应于所述空闲信号而被复位；以及

缓冲器，所述缓冲器被配置成将所述RS锁存器的输出缓冲，并输出缓冲了的输出作为所述刷新信号。

4.如权利要求2所述的刷新控制电路，其中，当所述刷新信号被使能时，所述刷新信号发生单元输出以预定的延迟时间被顺序使能以将对应的存储体使能的激活脉冲信号。

5.如权利要求4所述的刷新控制电路，其中，所述刷新终止感测单元包括：

存储体地址信号发生部件，所述存储体地址信号发生部件被配置成当所述激活信号被使能时，响应于所述激活脉冲信号的使能而将所述存储体地址使能，而响应于所述预充电脉冲信号的使能而将存储体地址禁止；以及

空闲信号发生部件，所述空闲信号发生部件被配置成当所述刷新信号被使能时，通过感测所述存储体地址中最后的地址信号从使能变为禁止的时刻来输出所述空闲信号。

6.如权利要求2所述的刷新控制电路，其中，所述刷新操作控制单元包括：

刷新使能持续时间发生部件，所述刷新使能持续时间发生部件被配置成当所述刷新模式进入信号被使能时，响应于所述模式确定信号将刷新使能持续时间信号使能，而响应于所述双刷新信号将所述刷新使能持续时间信号禁止；以及

双刷新信号发生部件，所述双刷新信号发生部件被配置成基于所述刷新使能持续时间信号和所述刷新信号来将所述双刷新信号使能并输出。

7.如权利要求6所述的刷新控制电路，其中，所述刷新使能持续时间发生部件包括：

逻辑门，所述逻辑门被配置成对所述模式确定信号和所述刷新模式进入信号执行“与非”运算；

RS锁存器，所述RS锁存器基于所述逻辑门的输出而被设置，而响应于所述双刷新信号而被复位；以及

缓冲器，所述缓冲器被配置成将所述RS锁存器的输出缓冲，并输出缓冲了的输出作为所述刷新使能持续时间信号。

8.如权利要求6所述的刷新控制电路，其中，所述双刷新信号发生部件包括：

第一逻辑门，所述第一逻辑门被配置成对所述刷新使能持续时间信号和所述刷新信号执行“与非”运算；

第一脉冲发生器，所述第一脉冲发生器被配置成确定所述双刷新信号响应于所述逻辑门的输出而被使能的时刻；以及

第二脉冲发生器，所述第二脉冲发生器被配置成确定所述使能的双刷新信号响应于所述第一脉冲发生器的输出而被使能的时刻。

9.如权利要求8所述的刷新控制电路，其中，所述第一脉冲发生器和所述第二脉冲发生器每个都包括：

延迟器，所述延迟器被配置成将输入的信号延迟预定的时间；以及

第二逻辑门，所述第二逻辑门被配置成对所述延迟器的输入/输出执行“与”运算。