[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明关于一种半导体结构及其制造方法，详言之，关于一种接垫上具有接着金属层的半导体结构及其制造方法。

背景技术

已知半导体结构在晶粒上方依序包括一钝化层、一第一介电层、一电路层及一第二介电层，且其工艺包括数个次的曝光显影步骤，以使该电路层得以电性连接至该晶粒上的接垫。因此，其整个工艺的步骤繁多，导致精度不易控制，且制造成本高居不下。

因此，有必要提供一创新且富进步性的半导体结构及其制造方法，以解决上述问题。

发明内容

本发明提供一种半导体结构，其包括一晶粒、一接着金属层、一电路层、一介电层及数个外部连接元件。该晶粒具有数个接垫及一钝化层，其中该钝化层具有数个钝化层开口以显露这些接垫。该接着金属层位于于这些钝化层开口内的这些接垫上。该电路层连接至该接着金属层。该介电层位于该电路层上，且具有数个介电层开口以显露部分该电路层。这些外部连接元件位于这些介电层开口内。

由于该半导体结构仅包括一层介电层，因此其构造简单。此外，该接着金属层可以电镀方式形成，且该电路层可以印刷方式形成，而不需进行任何曝光显影步骤。因此，可简化工艺，降低制造成本。

本发明另提供一种半导体结构的制造方法，其包括以下步骤：(a)提供一晶圆，该晶圆具有数个接垫及一钝化层，其中该钝化层具有数个钝化层开口以显露这些接垫；(b)形成一接着金属层于这些钝化层开口内的这些接垫上；(c)印刷一电路层，其中该电路层连接至该接着金属层；(d)形成一介电层于该电路层上，其中该介电层具有数个介电层开口以显露部分该电路层；及(e)形成数个外部连接元件于这些介电层开口内。

本发明另提供一种半导体结构的制造方法，其包括以下步骤：(a)提供数个晶粒，每一晶粒具有数个接垫及一钝化层，其中该钝化层具有数个钝化层开口以显露这些接垫；(b)置放这些晶粒于一载体上，其中这些接垫朝向该载体；(c)形成一封胶材料于该载体上，以覆盖这些晶粒；(d)移除该载体；(e)印刷一电路层，其中该电路层电性连接至这些接垫；(f)形成一介电层于该电路层上，其中该介电层具有数个介电层开口以显露部分该电路层；(g)形成数个外部连接元件于这些介电层开口内；及(h)切割该封胶材料，以形成数个半导体结构。

附图说明

图1显示本发明半导体结构的一实施例的示意图；

图2至图5显示本发明半导体结构的制造方法的一实施例的示意图；

图6显示本发明半导体结构的另一实施例的示意图；

图7至图11显示本发明半导体结构的制造方法的另一实施例的示意图；

图12显示本发明半导体结构的另一实施例的示意图；

图13至图15显示本发明半导体结构的制造方法的另一实施例的示意图；

图16显示本发明半导体结构的另一实施例的示意图；及

图17至图20显示本发明半导体结构的制造方法的另一实施例的示意图。

具体实施方式

参考图1，显示本发明半导体结构的一实施例的示意图。该半导体结构1包括一晶粒10、一接着金属层(Adhesion Metal Layer)12、一电路层13、一介电层14及数个外部连接元件15。该晶粒10具有一第一表面101、一第二表面102、数个接垫103及一钝化层104。这些接垫103及该钝化层104位于该第一表面101，且该钝化层104具有数个钝化层开口1041以显露这些接垫103。

该接着金属层12位于于这些钝化层开口1041内的这些接垫103与电路层13之间，用以增进该接垫103与电路层13的接合(bonding)。在一实施例中，该接着金属层12电镀于这些接垫103上，且该接着金属层12为化学镍金(ENIG)或化学镍钯金(ENEPIG)。该接着金属层12可以填满或不填满这些钝化层开口1041，亦即该接着金属层12的顶面可以与该钝化层104的顶面齐平，或略低于该钝化层104的顶面。在另一实施例中，该接着金属层12可以是一选择性溅镀于这些接垫103上的金属层例如镍层。