[发明专利]用于形成氮化物膜的方法

说明书

技术领域

本发明涉及用于形成氮化物膜的方法，并且更具体地涉及用于使用分批式垂直等离子体辅助ALD(原子层沉积)设备在半导体晶片上形成氮化物膜的方法，该半导体晶片具有形成在其上的高密度图案。

背景技术

在半导体器件中，已经普遍使用难熔金属钨(W)作为在需要耐热的部分中的布线。

此外，在具有多层布线结构的半导体器件中，形成中间层电介质膜以将每层布线彼此电绝缘，但使用通过CVD(化学气相沉积)工艺形成的硅氧化物膜作为该中间层电介质膜。

钨(W)很容易在形成硅氧化物膜期间的氧气气氛中氧化，并且因此产生的钨氧化物(WOx)具有比钨(W)更高的电阻率。因而，存在布线的电阻增加以及还有由于布线体积膨胀而使布线的粘合强度下降等等问题。

为了避免上述问题，代替在形成W布线之后直接形成硅氧化物膜，而使用了这样的技术：在该技术中W布线的暴露部分首先以作为抗氧化膜的硅氮化物膜覆盖，并且随后通过CVD工艺在其上形成硅氧化物膜。

为了形成如上所述的作为抗氧化膜的硅氮化物膜，使用低压CVD工艺，其中使用二氯甲硅烷(SiH₂Cl₂：下文中称为“DCS”)和氨气(NH₃)作为源气体，在从630℃到680℃的温度范围内沉积硅氮化物膜。

然而，通过CVD工艺形成硅氮化物膜导致W布线表面的氮化。因此虽然被氮化的钨(WN)仍保持导电性，但与钨(W)相比，被氮化的钨的电阻值是大致10倍高，并且因此存在不能获得具有足够低的电阻的布线用于微布线的问题。

关于这一点，JP 2008-112826A公开了，在形成钨(W)布线之后，使用由等离子体基团化的NH₃以及DCS，在550℃或更低的温度下通过ALD工艺沉积的硅氮化物膜覆盖W布线，使得可以防止钨(W)布线表面的氮化，并且因此允许防止布线电阻增加。

此外，由于使用ALD工艺的沉积具有更好的阶梯覆盖，该硅氮化物膜的沉积不限于形成用于钨(W)布线的抗氧化膜，并且可以有效地应用到形成用于高密度布线的侧壁(例如，用于存储器单元晶体管的栅极布线)。

对于这种等离子体辅助ALD硅氮化物膜工艺，使用如图1所示的垂直ALD设备100。这种分批式垂直炉配置为使得半导体晶片中的每一个按预定的间距以多级方式支撑在各自的石英晶片舟101中，并且随后包含在圆柱状垂直处理容器102中。在沉积期间，晶片舟101可以按预定的旋转速度由旋转机构103全面地旋转。加热机构104安装在圆柱状垂直处理容器(例如，石英腔)102的外部圆周上，并且以预定的温度加热处理容器102的内部。设备100包括流路F1和流路F2，通过流路F1源气体可以直接供应进处理容器102，通过流路F2源气体可以经由等离子体空间105供应进处理容器，等离子体空间105位于用于将源气体基团化的RF电极106之间。DCS气体从流路F1直接供应进处理容器102，而待基团化的NH₃气体沿流路F2引入至等离子体空间105，并且随后引入进处理容器102。替代地，DCS气体也可以沿流路F2不施加任何RF功率地通过等离子体空间105供应进反应容器102。用于供应源气体的流路中的每一个提供有称为“气体喷射器”的微孔(未示出)，以将源气体最终供应到每一级中的半导体晶片上。另外，处理容器的排气口107连接到排气泵(未示出)，以便可以调节沉积空间的压力并且可以放出废气。

通过重复循环直到获得期望的膜厚度，来执行根据ALD工艺的硅氮化物膜沉积，其中该循环包括如下步骤：首先将包含作为硅源的DCS的沉积气体供应进处理容器，使得硅源可以被吸收；吹扫未被吸收的DCS；将包含由等离子体基团化的氨气的氮化气体供应进处理容器，使得已吸收的DCS可以被分解和被氮化；并且随后吹扫。

当使用如上所述的分批式垂直炉时，调整每一个源气体的流量等等，以在高度方向上均匀供应。