[发明专利]一种用于平面型功率MOSFET的外延制作方法

说明书

技术领域

本发明涉及一种用于平面型功率MOSFET(场效应晶体管)的外延制作方法。

背景技术

如图1所示，平面型功率场效应晶体管(Power MOSFET)的通态电阻主要由沟道电阻R_ch、JFET(结型场效应晶体管)电阻R_JFET、外延漂移层电阻R_drift等组成，对于耐压高于100V的器件来讲，其R_drift和R_JFET电阻是最主要的。理论上讲，外延材料的单位面积导通电阻为Ron＝W/(uqN_D)，其中，W为材料厚度，N_D为杂质浓度，u为载流子迁移率，q为电荷。现有的一般功率场效应晶体管都使用一个厚度较厚的单层外延作为其耐压承受区，以下为制作步骤：

1)制作高掺杂浓度衬底(N+衬底或P+衬底)；

2)利用化学气相淀积(CVD)方法，生长规定厚度W且规定掺杂浓度N的单层外延，其中，厚度W与加工时间成正比，掺杂浓度N由通入掺杂剂流量控制，并且W和N均是根据器件耐压与导通电阻的理论关系计算所得到的固定值；

3)在制作好的外延材料上制造功率器件。

然而，为了维持功率器件的耐压，需要外延层厚度足够厚、掺杂浓度足够低。因此，器件导通电阻会比较高，影响器件的工作性能。

发明内容

本发明的目的在于克服现有技术的缺陷而提供一种用于平面型功率MOSFET的外延制作方法，该方法利用三层外延减小外延漂移层电阻R_drift和JFET电阻R_JFET，从而减小了器件导通电阻，提高了器件性能。

实现上述目的的技术方案是：

一种用于平面型功率MOSFET的外延制作方法，设定厚度为W且掺杂浓度为N的单层外延，W和N均为设定的固定值，

所述外延制作方法包括下列步骤：

步骤1，制作高掺杂浓度衬底；

步骤2，在所述衬底的基础上，利用化学气相淀积(CVD)方法，生长厚度W1且掺杂浓度N1的外延缓冲层，其中，厚度W1为单层外延厚度W的10％到30％，掺杂浓度N1是单层外延掺杂浓度N的3倍到10倍；

步骤3，在所述外延缓冲层的基础上，利用化学气相淀积方法，继续生长厚度W2且掺杂浓度N2的外延漂移层，其中，厚度W2位于外延缓冲层厚度W1和单层外延厚度W之间，掺杂浓度N2与单层外延掺杂浓度N相同；

步骤4，在所述外延漂移层的基础上，利用化学气相淀积方法，继续生长厚度W3且掺杂浓度N3的外延低阻层，其中，厚度W3为单层外延厚度W的1％到10％，掺杂浓度N3是单层外延掺杂浓度N的5倍到10倍。

在上述的用于平面型功率MOSFET的外延制作方法中，所述的步骤1中，所述的衬底为N+衬底或P+衬底。

本发明的有益效果是：与现有技术相比，本发明利用第一层的外延缓冲层降低外延漂移层的电场，按照泊松方程其中ε是电场强度；ψ是电势；ρ是电荷密度，漂移层电场强度在缓冲层中迅速减小到零而达到电场终止，从而减小了高阻漂移区的厚度，因此可以降低漂移区通态电阻R_drift。而第三层的外延低阻层因为降低了JFET区域材料电阻率，因此可以减小JFET电阻R_JFET，从而减小了器件导通电阻，提高了器件性能。

附图说明

图1是按现有方法制作的一般平面型功率MOSFET的结构剖面图；

图2是按本发明的方法制作的平面型功率MOSFET的结构剖面图。

具体实施方式

下面将结合附图对本发明作进一步说明。

现有技术中，一般功率场效应晶体管用一个厚度较厚的单层外延作为其耐压承受区，该单层外延利用化学气相淀积(CVD)方法生产形成，并且其厚度W和掺杂浓度N均为设定的固定值，由器件耐压和导通电阻参数计算决定；

请参阅图2，本发明的用于平面型功率MOSFET的外延制作方法，基于上述的单层外延，包括下列步骤：

步骤1，制作高掺杂浓度衬底1(N+衬底或P+衬底)；

步骤2，在衬底1的基础上，利用化学气相淀积(CVD)方法，生长厚度W1且掺杂浓度N1的外延缓冲层2，其中，厚度W1为单层外延厚度W的10％到30％，掺杂浓度N1是单层外延掺杂浓度N的3倍到10倍；