[发明专利]对处理器的高速缓存进行清除的方法以及该处理器

说明书

技术领域

本发明为有关一种高速缓存的清除方法，特别是关于一种对处理器的高速缓存清除指定区段的方法。

背景技术

高速缓存(cache)是指存取速度比一般随机存取内存更快的一种内存，一般而言，它不像系统主存储器(main memory)那样使用DRAM技术，而是使用昂贵但较快速的SRAM技术。参照图1，由于处理器(CPU)10的执行速度远比主存储器12的读取速度快，处理器10若要存取主存储器12的数据，必须等待数个处理器频率周期而造成处理效能的浪费，因此，处理器10在存取数据时，其核心102会先到高速缓存104中去寻找，当所需的数据因之前的操作已经被暂存于高速缓存104时，处理器10就不需要从主存储器12读取数据，而能直接从高速缓存104获得所需数据，因而提升存取速度，获得较佳效能。

CPU的高速缓存曾经是用在超级计算机上的一种高阶技术，不过现今计算机上使用的微处理器都在芯片内部整合了大小不等的数据高速缓存和指令高速缓存，通称为L1高速缓存(L1 Cache即Level 1 On-die Cache，第一级片上高速缓存)；而比L1更大容量的L2高速缓存曾经被放在CPU外部，例如主机板或者CPU适配卡上，但是现在已经成为CPU内部的标准组件；更昂贵的顶级家用和工作站CPU甚至会配备比L2高速缓存还要大的第三级高速缓冲存储器(level 3 On-die Cache；L3高速缓存)。

提供高速缓存的目的是为了让数据存取的速度适应CPU的处理速度，为了充分发挥高速缓存的作用，现今的高速缓存已不仅仅依靠暂存刚刚存取过的数据来提供高速缓存能力，还会配合硬件实作的指令预测与数据预取技术，尽可能把将要使用的数据预先从主存储器取到高速缓存里，提升CPU自高速缓存中获得所需数据的机率。由于高速缓存的容量有限，除了有效预存CPU所需数据之外，适时的清除储存于高速缓存中的数据也是十分重要的。CPU会根据系统或软件的需求，对高速缓存提供写回(Writeback)或无效化(Invalidate)指令。参照图1，当核心102对高速缓存104进行写回操作时，原储存于高速缓存104中的数据被写回到主存储器12；当执行无效化操作时，核心102将高速缓存104中的所有数据清除(clean)；通常，写回指令会伴随着无效化指令一起发出，以在数据写回主存储器12后清除整个高速缓存。然而，早期的高速缓存容量极小，只有几KB，因此不需要考虑如何清楚部分区段，但现今的高速缓存已被扩充达数MB，如何对高速缓存的特定区段进行数据清除成了新的课题。

Hacking等人在美国专利第US 6978357号提出了一种解决方案，然而，该清除方式存在着几个限制，第一，被选取的区段大小必须是2的倍数；第二，只能清除固定长度的区段。

发明内容

本发明的目的之一，在于提出一种选定高速缓存中区段的指令格式，据以对处理器的高速缓存选定区段并加以清除的方法。

本发明的目的之一，在于提出一种可执行选定高速缓存中区段的指令格式，据以对其高速缓存中选定区段进行清除的处理器。

根据本发明，一种对处理器的高速缓存进行清除的方法，包括：根据一要求产生一特定指令，该特定指令包含一操作指令、一第一栏位以及一第二栏位；根据该该第一栏位以及该第二栏位，取得一偏移值以及一起始地址；依据该起始地址以及该偏移值，自该高速缓存中选定一指定区段；以及清除储存于该指定区段的数据。

根据本发明，一种处理器包括：一高速缓存，包括一高速缓存以及一高速缓存控制器；以及一处理器核心，根据一要求产生一特定指令，该特定指令包含一操作指令、一第一栏位以及一第二栏位，根据该第一栏位以及该第二栏位取得一偏移值以及一起始地址；其中，该处理器核心将该起始地址以及该偏移值传送给该高速缓存控制器，该高速缓存控制器根据该起始地址以及偏移值，自该高速缓存中选定一指定区段，并清除储存于该指定区段的数据。

本发明提出之指令格式使得被清除区段的起始地址及区段大小皆可调整。

附图说明

图1为现有技术中的处理器的架构的示意图；

图2为根据本发明提出的指令格式；

图3为根据本发明一实施例的流程图；以及

图4为第三图的实施例的处理器架构示意图。

主要组件符号说明

具体实施方式