[发明专利]一种噪声电流补偿电路

说明书

技术领域

本发明涉及一种对存在较大噪声电流的电路进行补偿，从而消除电路中噪声电流对电路所产生的不利影响的噪声电流补偿电路，属于集成电路设计技术领域。所设计的噪声电流补偿电路可以应用于SRAM的位线漏电流补偿上，因为当位线上存在较大的漏电流时，会造成两根位线间的电压差的减小从而会导致后续电路无法正确识别信号。

背景技术

电路中的噪声电流是指那些在电路中会干扰电路正常工作的那部分电流。虽然在电路中噪声电流的存在不可避免，但是噪声电流的影响却是不能被忽略的，噪声电流在电路中最大的问题是会干扰正常信号的正确识别。特别是随着CMOS技术的进步，电路的工作电压和阈值电压的下降将使得电路中漏电流对电路的影响开始越来越显著，使得电路呈现出不稳定性。而当这些漏电流作为噪声电流对电路的正常工作构成威胁时，就必须采取措施以消除噪声电流对电路的不利影响，从而增强电路的稳定性。

发明内容

发明目的：针对现有技术中存在的问题和不足，本发明提供一种用以消除噪声电流增强电路稳定性的噪声电流补偿电路。

技术方案：一种噪声电流补偿电路，该电路主要是由7个PMOS管(即，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6和第七PMOS管P7)和8个NMOS管(即，第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第八NMOS管N8)所组成。该噪声电流补偿电路有两个输入输出端(第一输入输出端A和第二输入输出端B)，以及两个互补的控制信号CON和CONF。

其中：

第一PMOS管P1的源端连电源电压VDD，其漏端与第二输入输出端B相连，其栅端与第二PMOS管P2的漏端相连；所述第二PMOS管P2的源端与电源电压VDD相连，第二PMOS管P2的栅端与第三NMOS管N3的栅端相连并与控制信号CON相连；所述第三NMOS管N3的源端与第三PMOS管P3的源端相连并与第二PMOS管P2的漏端相连，第三NMOS管N3的漏端与第三PMOS管P3的漏端相连；所述第三PMOS管P3的栅端与控制信号CON的互补信号CONF相连；所述第四PMOS管P4的漏端和第四NMOS管N4的漏端相连并与第三PMOS管P3的漏端相连；第四PMOS管P4的源端与电源电压VDD相连，第四PMOS管P4的栅端与第五PMOS管P5的栅端相连并与第七PMOS管P7的栅端相连；所述第五PMOS管P5的栅端与其漏端相连并与第五NMOS管N5的漏端相连，第五PMOS管P5的源端与电源电压VDD相连；第四NMOS管N4的栅端与第七NMOS管N7的栅端相连并直接与第二输入输出端B相连，第五NMOS管N5的栅端直接与第二输入输出端A相连，第四NMOS管N4的源端与第五NMOS管N5的源端相连并与第八NMOS管N8的漏端相连；第七PMOS管P7的源端直接与电源电压VDD相连，第七PMOS管P7的漏端与第七NMOS管N7的漏端相连，第七NMOS管N7的源端也与第八NMOS管N8的漏端相连；第八NMOS管N8的栅端与控制信号CON相连，其源端与电源地VSS直接相连；第六PMOS管P6的源端与第六NMOS管N6的源端相连并与第七NMOS管N7的漏端相连，第六PMOS管P6的漏端与第六NMOS管N6的漏端相连并与第一NMOS管N1的栅端相连；所述第六PMOS管P6的栅端与控制信号CONF直接相连，第六NMOS管N6的栅端与控制信号CON直接相连；第二NMOS管N2的栅端也与控制信号CONF直接相连，第二NMOS管N2的源端直接与电源地VSS相连，其漏端与NMOS管N1的栅端相连；所述第一NMOS管N1的源端与电源地VSS直接相连，其漏端则与第二输入输出端B直接相连；

此外，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6和第七PMOS管P7的体端均与电源电压VDD相连；第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第八NMOS管N8的体端均与电源地VSS相连。