[发明专利]一种延迟电路及其方法

说明书

技术领域

本发明涉及电学领域，尤其涉及一种延迟电路及其方法。

背景技术

目前在用电设备的单板中，为提高突然断电对单机或系统造成的不良影响，经常需要设置延迟电路，以备在断电时延迟电路断电时间，使得电路能顺利地开展必要的应急处理；传统的延迟电路普遍采用的是采用在电源输入端并联电容的方式进行储能和应急供电。

图1是本发明一种延迟电路及其方法的背景技术中传统延迟电路简化的电路示意图；如图1所示，在外部电源输入端11与内部电源直流转直流电路（DC/DC）输入端12之间串联两个二极管13，电容14的一端与上述两二极管12之间的电路连接，另一端接地，用来存储备用电能，当外部电源输入端11断电时电容14释放存储其内的备用电能，以延迟内部电源直流转直流电路（DC/DC）输入端12的断电。

设定二极管13正向压降为 0（实际上由于该值非 0，保持性能还会有相当大的下降）；由于该电路可以支撑延迟的时间由储存的电能决定，既可得公式①：

T_h=C*(U_n²-U_t²)/（2*P）

其中，T_h 为支撑延迟的时间，C 为电容14的容值，U_n 为外部电源输入端11的正常电压的标称下限，U_t 为内部电源直流转直流电路输入端12能够正常工作的最低门限电压，P 为内部用电设备在延迟断电阶段内消耗的平均功率；实际电路中U_n比U_t的值大，如若 U_t=0.50*U_n，则公式①则简化为 T_h=37.5% * C*U_n²/P；若U_t=0.75*U_n，则公式①则简化为T_h=21.9% * C*U_n²/P；若U_t=0.90*U_n，则公式①则简化为T_h=9.5% * C*U_n²/P；既在C、P的值保持不变的情况下，U_n和U_t的值越接近，T_h的值就越小，支撑延迟的时间就越短，且T_h值的上限也同时受限于电容的容值C和输入电源电压U_t的下限。

在这种或类似这种电路结构设计下，如果外部电源输入端11的正常电压的标称下限U_n的值接近内部电源直流转直流电路输入端12能够正常工作的最低门限电压U_t的值，就使得支撑延迟的时间T_h急剧下降；若想提高支撑延迟的时间T_h就只能提高电容14的容值C，而大电容值的电容价格高、尺寸大，相应的提高了成本同时也不便于电路集成。

发明内容

本发明公开了一种延迟电路，其中，包括：

外部电源、电源跌落检测模块、升压电路模块、选择电路模块、电路转换模块、应急处理模块、储能模块和滤波模块；

所述外部电源的输出端分别与选择电路模块的输入端、电源跌落检测模块的检测输入端和升压电路模块的输入端电连接；

所述选择电路模块的辅路输入端分别与升压电路模块的输出端和储能模块电连接；所述选择电路模块的输出端分别与电路转换模块和滤波模块电连接；

其中，所述电源跌落检测模块的控制输出端与所述选择电路模块的控制电路输入端电连接，信号输出端与所述应急处理模块连接。

上述的延迟电路，其中，还包括降压电路模块，所述选择电路模块的辅路输入端通过降压电路模块分别与升压电路模块的输出端和储能模块电连接。

上述的延迟电路，其中，所述外部电源为直流电源，所述储能模块为储能电容，所述滤波模块为滤波电容，且所述外部电源、储能电容和滤波电容的负极均接地。

上述的延迟电路，其中，所述升压电路模块为充电泵，所述降压电路模块为无反馈或简易反馈控制的 PWM发生器。

上述的延迟电路，其中，所述电路转换模块为直流转直流的电路。

本发明还公开了一种延迟电路的方法，其中，包括以下步骤：