[发明专利]具有交叉阵列结构的阻变存储器及制备方法

说明书

技术领域

本发明涉及半导体集成电路及其制造技术领域，特别涉及一种具有交叉阵列结构的阻变存储器及制备方法。

背景技术

非挥发性存储器具有在无电源供应时仍能保持数据信息的优点，在信息存储领域具有非常重要的地位。其中利用电阻变化的新型非挥发性存储器具有高速度(＜1ns)、低操作电压(＜1.5V)、高存储密度、可以在一个单元上实现多值存储、易于集成等优点，很有希望成为下一代半导体存储器的主流技术。这种阻变存储器(RRAM)一般具有金属-绝缘体-金属的三明治结构，即在两层金属电极之间加入一层具有阻变特性的介质薄膜材料，这些阻变材料一般是金属氧化物。阻变存储器的工作原理是在阻变材料两端施加大小或者极性不同的电压，控制阻变材料的电阻值在高低电阻态之间转换。习惯上称阻变材料表现出的两个稳定的状态为高阻态和低阻态，由高阻态到低阻态的转变为program或者SET，由低阻态到高阻态的转变为eraze或者RESET。

在阻变存储器电路应用方面，一般采用1T-1R或1D-1R的结构。其中，1T-1R指的是一个存储单元由一个选通晶体管和一个阻变电阻组成，要向指定的单元写入或擦除数据，需要依靠相应的晶体管控制。参照图1，1D-1R结构指的是一个存储单元由一个二极管和一个阻变电阻组成，这种结构一般用于高密度的交叉阵列结构，二极管用于防止旁路的串扰影响，在每条阵列的终端仍然需要一个选通晶体管控制。一般情况下，与阻变电阻串联的二极管需要特殊设计，主要原因是阻变电阻的低阻态工作电流受器件面积影响很小，而一般的二极管工作电流与器件面积成正比，当存储单元面积缩小到一定程度时，串联的二极管就无法提供足够的驱动电流以确保阻变电阻能够正常转变。因此，在设计二极管时既要考虑到工艺的兼容性，又要能够提供足够的电流驱动。这样，制备1D-1R的结构需要引入新材料，甚至需要增加工艺的复杂程度。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何在不增加工艺复杂度的情况下，提供一种适合于三维集成的阻变存储器。

(二)技术方案

为解决上述技术问题，本发明提供了一种具有交叉阵列结构的阻变存储器，所述存储器包括：硅衬底，在所述硅衬底上设有第一隔离层，在所述第一隔离层上设有至少一个与其垂直的纳米柱，绕所述纳米柱的侧壁一周设有阻变氧化层，绕所述阻变氧化层的外侧壁一周设有从下至上间隔设置的金属层和第二隔离层，所述纳米柱的材料为金属。

优选地，所述阻变氧化层的外侧壁与金属层及第二隔离层之间还设有整流层、或所述阻变氧化层的内侧壁与纳米柱之间还设有整流层。

优选地，所述整流层的厚度为2～5nm。

优选地，所述整流层的材料为掺杂多晶硅或金属氧化物。

优选地，所述阻变氧化层的材料为HfO₂、NiO、TiO₂、ZrO₂、ZnO、WO₃、Ta₂O₅、Al₂O₃、CuO、La₂O₃、以及Gd₂O₃其中的一种。

优选地，第一隔离层和第二隔离层的厚度均为50～300nm，第一隔离层和第二隔离层的材料均为SiO₂。

优选地，所述金属层的厚度为10～100nm，所述金属层的材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir、以及Ni其中之一。

优选地，所述纳米柱的高度为50～1000nm，所述纳米柱的材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir、以及Ni其中之一。

本发明还公开了一种用于制备所述的存储器的制备方法，包括以下步骤：

S1：在硅衬底上通过淀积形成第一隔离层；

S2：在第一隔离层上通过淀积形成间隔设置的金属层和隔离层；

S3：在步骤S2的基础上利用光刻刻蚀技术形成至少一个凹槽，所述凹槽的下底为第一隔离层；

S4：淀积阻变氧化层的材料；

S5：在步骤S4的基础上通过化学机械抛光的方法将阻变氧化层的材料多余的部分去掉，只保留绕所述凹槽侧壁的阻变氧化层；

S6：在步骤S5的基础上通过淀积的方式形成纳米柱；

S7：通过化学机械抛光的方法磨掉在步骤S6的基础上最上层的多余的纳米柱的材料。

优选地，步骤S4或步骤S5之前还包括以下步骤：