[发明专利]半导体存储器件、测试电路及其测试方法

说明书

技术领域

本发明的示例性实施例涉及一种半导体存储器件，更具体而言，涉及一种半导体存储器件、测试电路及其测试操作方法。

背景技术

存储器件之中广泛使用的动态随机存取存储器(DRAM)包括用于储存数据的多个存储器单元。随着半导体存储器件中集成的存储器单元数量的增加，消耗了更多的时间和资金用于测试半导体存储器件中的存储器单元。因此，已开发并应用并行测试方案以在晶片级或封装级对半导体存储器件的存储器单元进行测试。

根据并行测试方案，将测试数据输入半导体存储器件的存储体(bank)中的两个或更多个存储器单元。存储器单元储存并输出测试数据。对被输出的测试数据进行比较以确定存储器单元是否有缺陷。

常见的半导体存储器件在芯片上包括额外的测试引脚以输出比较结果、即测试结果。另外，在将半导体存储器件用作多个芯片被模块化的存储模块的情况下，需要可以在模块状态下测试半导体存储器件的电路。当对安装在系统上的半导体存储器件执行这样的测试时，将这样的测试称为安装测试。此外，常见的半导体存储器在芯片上包括额外的测试引脚以输出比较结果、即测试结果。为了减小芯片尺寸，需要可以在不用额外的测试引脚的情况下测试半导体存储器件的电路，并且减少测试时间。

发明内容

本发明的示例性实施例涉及一种能够减少多个单位单元的测试时间的半导体存储器件。

本发明的另外的实施例涉及一种能够根据各种测试模式来测试多个单位单元的半导体存储器件。

根据本发明的一个实施例，一种半导体存储器件包括：多个存储体，每个存储体包括多个第一存储器单元和多个第二存储器单元；第一输入/输出单元，所述第一输入/输出单元被配置为在第一存储器单元与多个第一数据焊盘之间传送第一数据；第二输入/输出单元，所述第二输入/输出单元被配置为在第二存储器单元与多个第二数据焊盘之间传送第二数据；路径选择单元，所述路径选择单元被配置为在测试模式期间将经由第一数据焊盘输入的第一数据传送给第一存储器单元和第二存储器单元二者；测试模式控制单元，所述测试模式控制单元被配置为在测试模式期间将第一存储器单元的第一数据与第二存储器单元的第一数据进行比较，并基于比较结果控制第一数据焊盘以指示故障状态。

根据本发明的另一个实施例，一种用于测试半导体存储器件的装置包括：故障检测单元，所述故障检测单元被配置为将第一存储器单元的数据与第二存储器单元的数据进行比较，并基于比较结果输出故障检测信号；锁存器单元，所述锁存器单元被配置为响应于在测试模式期间被激活的测试模式信号、用于判定测试模式类型的模式判定信号、以及当输入读取命令时被触发的选通信号而锁存故障检测信号并输出故障锁存信号；第一测试信号发生单元和第二测试信号发生单元，所述第一测试信号发生单元和所述第二测试信号发生单元被配置为基于故障锁存信号和模式判定信号来产生第一测试信号和第二测试信号；以及故障信号输出单元，所述故障信号输出单元被配置为响应于在经由数据焊盘输入数据之后被激活的测试输出信号而接收第一测试信号和第二测试信号，并输出第一故障信号和第二故障信号。

根据本发明的又一个实施例，一种测试半导体存储器件的方法包括以下步骤：将经由数据焊盘输入的数据传送到存储体的第一存储器单元和第二存储器单元；将第一存储器单元的数据与第二存储器单元的数据进行比较，以基于比较结果输出故障检测信号；通过响应于用于判定测试模式类型的模式判定信号、以及当读取命令输入时触发的选通信号而锁存故障检测信号来产生故障锁存信号；基于故障锁存信号和模式判定信号而产生故障信号；以及基于故障信号来驱动数据焊盘以指示故障状态。

附图说明

图1是说明根据本发明的一个示例性实施例的半导体存储器件的框图。

图2是说明图1所示的测试模块控制单元、输出驱动器和管道锁存器单元的框图。

图3是说明图2所示的比较单元的电路图。

图4A是说明图2所示的锁存器单元的电路图。

图4B是说明根据本发明的一个示例性实施例的锁存器单元的操作的时序图。

图5是说明图2所示的第一和第二测试信号发生单元的框图。

图6是说明图5所示的第二测试信号发生单元的框图。

图7是说明图2所示的故障信号输出单元和输出驱动器的电路图。

图8A至8C是说明根据本发明的一个示例性实施例的半导体存储器件的操作的时序图。

具体实施方式