[发明专利]半导体存储器件及其操作方法

说明书

相关申请的交叉引用

本申请要求于2010年12月30日提交的韩国申请第10-2010-0139171的优先权，其全部内容通过引用合并于此。

技术领域

示例性实施例涉及一种半导体存储器件及其操作方法，更具体地，涉及一种非易失性存储器件及其操作方法。

背景技术

NAND快闪存储器件是一种代表性的非易失性存储器件。NAND快闪存储器件的存储器单元阵列包括多个存储器块。每个存储器块包括耦接在位线和公共源极线之间的多个存储器串。每个存储器串包括串联耦接在每条位线和公共源极线之间的漏极选择晶体管、存储器单元和源极选择晶体管。漏极选择晶体管的栅极耦接到漏极选择线，存储器单元的控制栅极耦接到各条字线，并且源极选择晶体管的栅极耦接到源极选择线。

为了将数据存储在存储器单元中，执行编程操作。从耦接到与一个存储器块中的源极选择线相邻的字线的存储器单元，到与漏极选择线相邻的字线耦接的存储器单元，针对存储器单元执行编程操作。此外，首先执行关于偶数页的编程操作，偶数页包括耦接到选定字线的存储器单元中的偶数编号的存储器单元，并且随后执行关于奇数页的编程操作，奇数页包括耦接到选定字线的存储器单元中的奇数编号的存储器单元。

随着集成度的增加，存储器单元之间的间隔缩窄。因此，在编程操作期间，在耦接到与选定字线相邻的字线的存储器单元或者与选定页相邻的页中包括的存储器单元中产生编程干扰现象。因此，存储器单元的阈值电压漂移。

由于偶数页编程操作早于奇数页编程操作执行，因此偶数页中包括的存储器单元的阈值电压因编程干扰现象而具有相对大的漂移。因此，存储器单元的阈值电压分布可能扩宽，并且在读取数据的操作中可能发生错误。

发明内容

根据示例性实施例，在偶数页的读取操作中，通过检测偶数存储器单元和每个偶数存储器单元两侧的奇数存储器单元的阈值电压来预测因编程干扰现象导致的偶数存储器单元的阈值电压的漂移。根据预测结果控制偶数存储器单元的读取操作条件。因此，可以改进输出数据的可靠性。

根据本公开的一个方面的一种半导体存储器件包括：第一页缓冲器，耦接到第一偶数位线和第一奇数位线；第二页缓冲器，耦接到第二偶数位线和第二奇数位线；以及控制器，被配置为控制第一和第二页缓冲器，使得当执行耦接到第一奇数位线的存储器单元的读取操作时，第二页缓冲器将第二偶数位线设定在浮置状态，使得第二偶数位线的电压根据第一奇数位线的电压漂移而改变，并且第二页缓冲器通过检测第二偶数位线的电压漂移来存储与存储器单元的阈值电压电平对应的数据。

控制器控制第一和第二页缓冲器，使得在读取操作期间将接地电压或电源电压提供给第一偶数位线和第二奇数位线。

控制器控制第一页缓冲器，使得与存储器单元的阈值电压电平对应的数据被存储在第一页缓冲器中。

根据本公开的另一方面的一种半导体存储器件包括：存储器单元阵列，被配置为包括耦接到偶数位线的偶数串和耦接到奇数位线的奇数串；电压源电路，被配置为提供用于偶数串中包括的偶数存储器单元和奇数串中包括的奇数存储器单元的编程操作和读取操作的电压；页缓冲器，均耦接到一对偶数位线和奇数位线；以及控制器，被配置为控制页缓冲器，使得每个页缓冲器通过检测偶数位线和设置在每条偶数位线两侧的奇数位线的电压来检测奇数存储器单元的阈值电压电平，并且根据检测结果控制电压源电路以便控制置于奇数存储器单元之间的每个偶数存储器单元的读取操作条件。

根据本公开的又一方面的一种操作半导体存储器件的方法包括：在其中耦接到第二页缓冲器的第二偶数位线浮置的状态下，对耦接到第一页缓冲器并且与第二偶数位线相邻第一奇数位线进行预充电；执行读取操作以便检测耦接到第一奇数位线的存储器单元的阈值电压电平；以及在第二页缓冲器中，根据与存储器单元的阈值电压电平对应的、因读取操作和存储数据导致的第一奇数位线的电压漂移来检测因电容耦合现象导致的第二偶数位线的电压漂移。

在读取操作期间，将接地电压或电源电压提供给耦接到第一页缓冲器的第一偶数位线和耦接到第二页缓冲器的第二奇数位线。

当数据被存储在第二页缓冲器中时，数据被存储在第一页缓冲器中。

根据本公开的再一方面的一种操作半导体存储器件的方法包括：允许耦接到包括偶数位线和奇数位线的一对位线的每个页缓冲器通过检测置于偶数位线两侧的奇数位线的电压来检测置于每个偶数存储器单元两侧的奇数存储器单元的阈值电压电平；基于检测到的电平生成掩码数据；以及执行读取操作，用于向偶数存储器单元提供基于掩码数据设定的读取电压以便输出偶数存储器单元中存储的数据。