[发明专利]计算机

说明书

技术领域

本发明涉及计算机领域，并且特别地，涉及一种计算机。

背景技术

目前，很多厂商已经提出了基于不同平台的四路服务器。

当前较为先进的四路AMD服务器基于AMD G34平台，支持8核或12核Magnycours处理器，CPU之间的互联结构采用高速传输(HyperTransport，简称为HT)3.0技术，传输速率达6.4GT/s。其HT互联多按照AMD提供的2种互联方案。第一种是最大性能拓扑(Maximum Performance Topology)互联方案，如图1所示，由于HT总线大都用于CPU之间互联，用于IO扩展的总线数量相应减少，不便于应用；第二种是最大输入输出拓扑(Maximum IO Topology)互联方案，如图2所示，受CPU HT总线条数的限制，增加IO扩展能力的同时，带来了CPU之间Coherent互联的减少，CPU之间只通过2条8bit HT总线实现互联，这样在不同的CPU的Node相互访问时，需要通过其它Node桥接，从而增加了系统开销，增加了延迟，降低了性能。这两种方案都用到了CPU的所有HT总线，实现了4颗CPU的全互联，其优点是实现了最大性能或最大IO扩展能力，但是缺点也是显而易见，由于使用了CPU的所有HT总线，因此会使主板布局(Layout)设计难度增加，PCB板层数增加，EMI干扰增加，同时更有成本的增加。

针对相关技术中CPU互联方案存在的实现难度大、增加主板复杂度和成本、容易出现信号干扰的问题，目前尚未提出有效的解决方案。

发明内容

针对相关技术中CPU互联方案存在的实现难度大、增加主板复杂度和成本、容易出现信号干扰的问题，本发明提出一种计算机，能够以简单的方式实现CPU的互联，降低了主板的复杂度和成本，并且采用了更少的连接线，从而降低了信号干扰。

本发明的技术方案是这样实现的：

根据本发明的一个方面，提供了一种计算机。

根据本发明的计算机包括主板和安装在主板上的第一CPU、第二CPU、第三CPU和第四CPU，其中，第一CPU具有彼此连接的第一节点和第二节点，第二CPU具有彼此连接的第三节点和第四节点，第三CPU具有彼此连接的第五节点和第六节点，第四CPU具有彼此连接的第七节点和第八节点；并且，第一节点连接至第三节点和第五节点；第二节点连接至第三节点和第六节点；第三节点连接至第五节点和第七节点；第四节点连接至第六节点和第八节点；第五节点连接至第七节点和第八节点。

其中，第一CPU、第二CPU、第三CPU和第四CPU通过主板上的总线进行连接。

此外，第二节点与第六节点之间、第五节点和第七节点之间、第一节点和第三节点之间、以及第四节点和第八节点之间，通过16bit高速传输HT总线连接。

此外，第一节点和第五节点之间、第三节点和第二节点之间、第三节点和第五节点之间、第四节点和第六节点之间、第五节点和第八节点之间、以及第三节点和第七节点之间，通过8bit HT总线连接。

可选地，计算机对主板进行模块化管理，并且主板设置在主板仓内，主板通过主板仓安装在计算机中。

此外，该计算机进一步包括硬盘、电源和风扇，并且，硬盘、电源和风扇均设置在各自的仓体内并且通过各自的仓体安装在计算机中，由计算机进行模块化管理。

可选地，电源和风扇以1+1或n+1冗余备份的方式设置。

该计算机可以进一步包括：智能平台管理模块，用于对计算机内进行监控；

智能平台管理接口IMPI模块，用于基于IMPI协议将监控结果发送至与计算机通信的管理方。

本发明能够以简单的方式实现CPU的互联，避免占用过多的HT总线，从而有效降低了主板的复杂度和成本，并且采用了更少的连接线，能够有效降低信号干扰。

附图说明

图1是相关技术中最大性能拓扑方案下的CPU互连方案的示意图；

图2是相关技术中最大输入输出拓扑方案下的CPU互连方案的示意图；

图3是根据本发明实施例的计算机中CPU互联的实现方案示意图；

图4是根据本发明实施例的模块化计算机的后部立体图；

图5是根据本发明实施例的模块化计算机的前部立体图。

具体实施方式