[发明专利]一种基于2D-Mesh多核网络架构的并行化方法

说明书

技术领域

本发明涉及一种网络架构的并行化方法，具体地说是一种用于Noc多核架构的基于2D-Mesh多核网络架构的并行化方法。

背景技术

随着半导体技术的发展，人们不断追求高性能的高速处理机，越来越多不同类型的处理机以及重复利用的IP核被集成到单个SoC(System-on-a-Chip)芯片上。然而基于总线结构的片上系统的资源利用率还远远没有达到极限，在此基础上研究人员提出了一种基于网络和路由通信的片上网络(Networks on Chip, NoC)体系结构。NoC不仅具有良好的空间可扩展性，还提供了很好的并行通信能力，提高了数据吞吐率及网络整体性能。目前拓扑结构和相关应用的研究是NoC相关研究中比较重要的方面。

所谓的NoC拓扑结构就是指NoC中各个节点之间的相互连接方式。NoC的拓扑在NoC体系结构中是十分重要的一个部分，它通常决定了片上网络中所采用的路由方式，仲裁算法以及IP资源的分布。二维网状网络(2D-Mesh)是目前研究中最常用的拓扑结构，其结构是每一个资源与一个通讯节点相连，而一个通讯节点与四个相邻的通讯节点和一个资源相连。通讯节点实现路由功能，并作为每个相邻的资源节点的网络接口。

由于2D-Mesh网络结构提供了丰富的功能模块的接口和高速的通信能力，因此为片上软件的并行化实现提供了硬件的基础。

发明内容

为了有效提高片上软件运行效率，充分利用2D-Mesh网络架构的硬件资源，本发明的目的是提供一种基于2D-Mesh多核网络架构的并行化方法。该方法配合具有高处理能力和高通信速度的2D-Mesh架构体系，可以充分发挥硬件系统的并行效用，有效提高片上软件运行效率，适用于具有一定特征的数字信号处理算法的高速并行实现。

本发明的目的是通过以下技术方案来实现的：

一种基于2D-Mesh多核网络架构的并行化方法，其特征在于：该方法包含任务、数据和流水三个层面的混合并行化；其中：

对于运算量较大的若干个并发执行的任务，分配在若干个芯片中并行执行，实现任务并行化；

对于一个芯片中的一项任务，若存在可并发执行的数据流处理过程，将其分解到若干个同构的功能模块中并行执行，实现数据并行化；

对于能够分解成若干步骤的单向数据处理过程，采用流水线方式并发执行，实现流水并行化。

本发明包含了任务、数据和流水三个层面的混合并行化。对于运算量较大的若干个并发执行的任务，由于其处理负荷较大若放在同一芯片执行容易造成瓶颈，因此可以分配在若干个芯片中并行执行，从而实现任务并行化。对于一个芯片中的一项任务，若存在可并发执行的数据流处理过程，可以将其分解到若干个同构的功能模块中并行执行，从而实现数据并行化。对于整个算法流程来说，若整体或某些部分可以分解成若干步骤的单向数据处理过程，对这部分可以采用流水线方式并发执行，从而实现流水并行化。

本发明中，上述三种混合并行化各代表整个并行算法流程的一个方面，每种并行化方法针对算法的一个特征，整个并行化过程是由这三种并行化方法混合实现的。

本发明采用混合并行化方法，利用该方法与2D-Mesh多核硬件架构相结合可以充分发挥硬件系统的并行效用，同时也可以使软件应用充分的优化，有效提高片上软件运行效率，适用于具有一定特征的数字信号处理算法的高速并行实现。

附图说明

图1是一种2D-Mesh多核网络架构的结构示意图；

图2是本发明所述任务、数据和流水混合并行化示意图。

具体实施方式    

下面结合实施例和附图，以一种实际的数字信号处理过程为例，说明该算法如何在2D-Mesh多核网络架构上实现任务、数据和流水混合并行化。

雷达成像算法中的RD算法是一种典型的复杂单数据流数字信号处理算法，其大致过程可分为滤波、子孔径处理、合成孔径处理和成图处理四个过程。根据算法需要，可以设计一种如图1所示的2D-Mesh多核网络架构：该2D-Mesh是由4×4通信节点构成作为一个芯片，其中四个节点各挂载一个DSP处理单元，整个硬件体系由四个同构的四个芯片互联构成。