[发明专利]结型场效应晶体管及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，特别地涉及利用后栅极(gate-last)工艺来制造结型场效应晶体管(JFET)。

背景技术

目前，随着半导体器件尺寸的不断缩小，高k绝缘层与金属栅极结合的技术几乎已经成为制造小尺寸晶体管的必备技术。然而，在制造这种结构的晶体管的工艺方面，存在着先栅极(gate-first)和后栅极(gate-last)两种制造工艺。通常认为，使用先栅极工艺实现这种结构的难点在于如何控制PMOS的阈值电压。为了实现PMOS的阈值电压的降低，需要在先栅极工艺中引入相当多的器件结构的变化和设计，这大大增加了工艺的复杂程度和制造成本。因此，本发明的发明人认为，后栅极工艺是一项更加适合的技术。

互补结型场效应晶体管(c-JFET)在当前已经得到了广泛的应用。现有的关于c-JFET的制造方法都采用了先栅极方法。现有技术中并没有介绍使用后栅极制造方法来制造c-JFET，也没有相关文献介绍这样的制造工艺。

然而，为了在一个芯片上集成c-JFET和CMOS，希望c-JFET的制造方法能与CMOS的后栅极工艺兼容。

鉴于上述问题，期望提出一种利用后栅极工艺来制造JFET的方法。

发明内容

本发明的一个目的是利用后栅极工艺来制造结型场效应晶体管。

根据本发明的第一方面，提供了一种制造结型场效应晶体管的方法，其包括：在第一导电类型的半导体衬底上形成伪栅；在所述半导体衬底的在所述伪栅的两侧的区域中形成源极区和漏极区；在所述半导体衬底上形成绝缘体层，所述绝缘体层不覆盖所述伪栅；去除所述伪栅，从而在所述绝缘体层中留下开口；以及在所述开口中自下而上依次形成第二导电类型的第一半导体层、第一导电类型的第二半导体层、以及金属栅极。

优选地，形成所述源极区和漏极区的步骤包括：形成轻掺杂区域；在所述伪栅的两侧形成侧壁间隔件；以及执行离子注入以形成所述源极区和所述漏极区。

优选地，形成所述源极区和漏极区的步骤包括：刻蚀所述半导体衬底，以在所述半导体衬底的在所述伪栅的两侧的区域中形成凹槽；以及在所述凹槽中选择性生长锗硅以形成所述源极区和所述漏极区。

优选地，形成所述绝缘体层的步骤包括：沉积所述绝缘体层，然后执行平坦化处理直到露出所述伪栅。

优选地，利用化学机械抛光工艺来执行所述平坦化处理。

优选地，所述方法在去除所述伪栅之后还包括：对露出的所述半导体衬底的部分执行第一导电类型的掺杂操作。

优选地，通过注入具有10-50KeV能量的、0.5-6.0×10¹⁶cm^-2的第一导电类型的杂质离子来执行所述掺杂操作。

优选地，所述第一导电类型为n型，所述第一导电类型的杂质离子包括：As、P或Sb。

优选地，所述第一导电类型为n型，所述第二导电类型为p型，所述第二导电类型的第一半导体层为p型硅、p型锗或者p型锗硅，所述第一导电类型的第二半导体层为n型单晶硅、n型掺杂的非晶硅或多晶硅。

优选地，所述第二导电类型的第一半导体层为p型锗硅，并且所述p型锗硅中的锗浓度为10-45％。

优选地，所述第二导电类型的第一半导体层为p型锗硅，并且所述p型锗硅中的锗浓度小于50％。

优选地，所述第一半导体层的厚度小于30nm。

优选地，所述第一半导体层的厚度小于10nm。

优选地，通过在所述开口中选择性生长半导体材料来形成所述第一半导体层和所述第二半导体层。

优选地，通过在所述开口中选择性外延生长第二导电类型掺杂的半导体材料来形成所述第一半导体层，并且通过如下步骤来形成所述第二半导体层：沉积由非晶硅或多晶硅构成的半导体材料层；对所述半导体材料层进行第一导电类型的掺杂，并进行退火；以及回刻所述半导体材料层，以仅在所述开口中形成所述第二半导体层。

优选地，所述第一导电类型为n型，所述第二导电类型为p型，所述结型场效应晶体管为包含p型结型场效应晶体管和n型结型场效应晶体管的互补结型场效应晶体管，并且在去除所述伪栅之后，先在与p型结型场效应晶体管的沟道区对应的开口中自下而上依次形成p型的第一半导体层、n型的第二半导体层、以及金属栅极；以及然后，在与n型结型场效应晶体管的沟道区对应的开口中自下而上依次形成n型半导体层、p型半导体层和金属栅极。