[发明专利]金属连线结构及其形成方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种具有空气间隙(Air Gap)的金属连线结构及其形成方法。

背景技术

现今集成电路设计和制造领域所遇到的一个挑战是如何降低信号传输RC延迟(Resistance Capacitance Delay)，对此，普遍采用的一种方法是降低金属连线之间的寄生电容(Parasitic Capacitance)，通常通过采用低介电常数的介质层来实现。

由于空气的介电常数较低，为1.0(相对介电常数值)，因此在金属连线之间形成空气间隙(Air Gap)能够进一步降低金属连线之间的介电常数。现有技术中形成具有空气间隙的金属连线结构的方法包括：

请参考图1，提供半导体衬底100；形成覆盖所述半导体衬底100的介质层101；在所述介质层101上形成图形化的光刻胶层102。

请参考图2，以所述图形化的光刻胶层102为掩膜，刻蚀所述介质层101，形成沟槽103。

请参考图3，去除所述图形化的光刻胶层，进行沉积工艺和化学机械研磨工艺，形成金属连线104。

请参考图4，去除所述介质层101，形成空气间隙105。

当在上述金属连线结构上制造其他半导体结构时，需要在所述金属连线104上沉积诸如介质层或刻蚀停止层等结构。部分沉积气体会进入所述空气间隙105中，形成如图5所示的突出结构(Jaw)106，影响电性隔离。而且，随着空气间隙宽度的增大，突出结构的尺寸也会变大，对电性隔离的影响更加大，这不利于形成大尺寸的空气间隙。

因此，需要一种金属连线结构及其形成方法，能够减小突出结构的尺寸。

发明内容

本发明解决的问题是提供一种金属连线结构及其形成方法，能够减小突出结构的尺寸。

为解决上述问题，本发明的实施例提供一种金属连线结构，包括：半导体衬底；金属连线，位于所述半导体衬底上；以及沟槽，位于所述金属连线之间，在所述沟槽的开口处的侧壁具有凸起物。

可选地，所述金属连线包括第一部分和第二部分，所述第一部分位于所述半导体衬底上，所述第二部分包围所述第一部分的顶部且突出所述第一部分顶部的侧壁。

可选地，所述金属连线包括第一部分和第二部分，所述第一部分位于所述半导体衬底上，所述第二部分位于所述第一部分顶部的侧壁上。

可选地，所述金属连线包括第一部分和第二部分，所述第一部分位于所述半导体衬底上，所述第二部分位于所述第一部分的上表面上且突出所述第一部分顶部的侧壁。

可选地，所述沟槽的宽度范围是20埃至300埃，所述凸起物的宽度范围是5埃至130埃。

为解决上述问题，本发明的实施例还提供一种金属连线结构的形成方法，包括：提供半导体衬底；以及在所述半导体衬底上形成金属连线，所述金属连线之间形成有沟槽，所述沟槽的开口处的侧壁形成有凸起物。

可选地，形成所述金属连线的步骤包括：在所述半导体衬底上形成所述金属连线的第一部分，所述第一部分之间形成有所述沟槽；以及形成所述金属连线的第二部分，所述第二部分包围所述第一部分的顶部且突出所述第一部分顶部的侧壁。

可选地，形成所述金属连线的步骤包括：在所述半导体衬底上形成所述第一部分，所述第一部分包括底部金属层和位于所述底部金属层上的顶部金属层，所述顶部金属层包括催化剂；以及在所述催化剂的作用下，利用化学镀工艺在所述顶部金属层的表面上形成所述第二部分，所述第二部分突出所述第一部分顶部的侧壁。

可选地，所述催化剂是银或钯，通过所述化学镀工艺在所述顶部金属层的表面形成铜金属层，所述化学镀工艺持续的时间是5分钟至20分钟，温度范围是10摄氏度至60摄氏度。

可选地，形成所述第一部分的步骤包括：在所述半导体衬底上形成介质层，所述介质层中形成有开口；在所述开口中形成所述底部金属层，所述底部金属层的上表面低于所述介质层的上表面；以及在所述底部金属层上形成所述顶部金属层。

可选地，形成所述底部金属层的步骤包括：在所述沟槽中填充满金属材料；进行平坦化工艺至暴露出所述介质层；以及去除部分的所述金属材料，形成所述底部金属层。

可选地，利用硝酸，或利用硫酸和双氧水的组合物或盐酸和双氧水的组合物去除部分的所述金属材料。

可选地，所述沟槽的宽度范围是20埃至300埃，所述凸起物的宽度范围是5埃至130埃。

与现有技术相比，本发明具有以下优点：