[发明专利]电荷耦合器件

说明书

技术领域

本发明涉及CCD(电荷耦合器件)。

背景技术

图1是典型的CCD的一部分的平面图，并且图2是截面图。该CCD具有通常由参考标记1表示的成像区，其包括常常被称为像素的电荷收集位点阵列。所示阵列的这部分在行(row)方向上延伸稍微超过十个像素并且在列(column)方向上超过两个，并且在第一行中像素被表示为P1，1，P1，2，P1，3...P1，10以及在第二行中被表示为P2，1，P2，2，P2，3...P2，10。为了清楚起见，相比于行方向上的尺度，列方向上的尺度被放大了。整个成像区典型地将会在每一个方向上延伸到数百个像素。在垂直方向上，像素间距是由用于第一行的水平并行转移电极R1/1，R1/2，R1/3和用于第二行的水平并行转移电极R2/1，R2/2，R2/3来定义的，对它们施加了各种电压相位。所图示的CCD是三相器件。

当收集了图像电荷图案时，这些电极被保持在固定的电位。电子聚集在具有最高正电位的一个电极或多个电极的下方。当曝光时段已经结束时，通过将连续电压施加在相位上来时钟控制(clocking)这些电极从而在列方向上沿着该器件(如图中所看到的)向下转移所有电子包(packet)。因为通常在行中的所有包同时向下移动，这被称为并行转移。最后的转移是进入输出寄存器(未示出)，其以与行相同的方向延伸，但是其具有串行读出端。

通常，现代CCD器件使用多晶硅材料作为电极。多晶硅具有允许光透过、导电和允许蚀刻出细微特征的优点。这些电极(如在图2中表示为P)位于硅衬底S上的电介质d1(二氧化硅)上。

与成像区的宽度相比，像素在列方向上的高度使得电极在行方向上典型地比它们在列方向上更长得多，通常是100倍或更高。多晶硅的电阻率意味着沿着在器件的侧面(在其中通常形成到电极的电气连接)和器件的中央之间的每一个电极有一个显著的电阻R。这些电极还具有取决于所使用的电介质的、对于硅S的电容C，从而产生电气时间常数。该时间常数的作用是随着并行转移的速度的升高而减小在器件的水平中央处变化的时钟电压的幅度。减小的幅度降低了电荷包的大小，这些电荷包可以被移动并允许它们溢出，从而导致图像沿着中央向下出现拖尾。一些应用要求非常快地并行转移，因此这是不期望的。

减轻这个问题的已知的技术是在每一个电极上添加水平金属片m1/1，m1/2，m1/3，m2/1，m2/2，m2/3，沿着该片的长度以规则间隔在电极和金属之间具有接触“a”。这存在不利结果，即这些片在前照式器件中减少了到达像素的光，但是如果这些器件被背部减薄且被从背面照射的，则不能应用这个。在图2中，该些金属片被示出为生长在多晶硅电极P上的二氧化硅层d2上的层m。三个水平片构成的每一组被连接到各自的端子t1-3，t4-6(图2中被示出为t)，三个端子构成的每一组被供应有各自的相电压IΦ1，IΦ2，IΦ3。因为该金属的电阻率低得多(典型地是多晶硅的1/500)，所以时间常数被显著降低并且可以获得快得多的并行转移。

不幸地，硅晶片工艺的性质意味着很难定义出细微金属特征。因此，迄今为止，该技术被限制于具有大像素的器件，其中列方向上相对宽的电极限制其应用。

已经在前照式CCD(JP2000-101061)中提出了提供一组与相应的相电极接触的V形(图10)金属片。该片被大大地间隔开，从而最小化它们遮挡的感光区，其约束了时间常数被降低的量，并且这些片也在感光区的顶部和侧面处被驱动，这使得其难以适应针对帧转移操作的设计。

发明内容

本发明提供了一种背照式CCD，其包括：以行和排布置的电荷收集位点的二维阵列，每一行与在正面处(at front face)在行方向上延伸并且对应于相应的相电压的多个电极相关联；和多个导电片，每一个导电片具有重复反转倾斜的部分，每个部分与两行或更多行的对应相电压的电极电气接触，并且每个部分以与在前部分倾斜的方向相反的方向相对于行倾斜。

与现有技术的前照式器件相比，这样的布置允许比迄今为止更高的导电轨迹(track)的密度以及因此更快的并行转移，因为，CCD是背照式的并且轨迹不会使电荷收集位点模糊，同时允许只在阵列的侧面形成驱动连接。与现有技术的背照式器件相比，每行存在少于一个导电片，并且这样的布置能够应用于列方向上更小的像素。

每一导电片在形状上可以是z字形，或可以具有弯曲的波动，例如，它是正弦曲线。