[发明专利]非相干重采样装置

说明书

技术领域

本发明涉及通信领域中的一种非相干重采样装置，特别适用于用作通信系统中采样率的变换。

背景技术

采样率变换是一种改变数字信号处理速率的方法，在通信工程中有着重要的作用，当系统中有多种通信速率或处理时钟不同源时，可以通过采样率变换使速率归一化，在以前的设计中，采样率变换只能依靠AD和DA组成的模拟组件或者专用芯片来实现，结构复杂，功耗大，而且可以选用的芯片较少。采用非相干数字重采样技术来实现多种通信速率的变换具有重要的应用价值。

发明内容

本发明的目的在于避免上述背景技术中的不足之处而提供一种在不影响信号正常传输的情况下，根据存在样点和任意采样率变换需求，产生新的样点的采样率变换装置。本发明还具有性能稳定可靠、功耗低、可以实现分数倍采样率变换、复杂度低等特点。

本发明的目的是这样实现的：它由数据缓存单元1，插值滤波单元2、时钟调整单元3组成，其特征在于：还包括插值滤波单元2、时钟调整单元3，其中数据缓存单元1的入端1脚与外部输入数据A连接，将需要进行重采样的数据送入数据缓存单元1进行缓存，数据缓存单元1的入端2脚与时钟调整单元3的出端1脚连接，将时钟调整单元3输出的地址信息送给数据缓存单元1，数据缓存单元1根据地址信息读取相应的数据，并将数据经过出端3脚输出，送入插值滤波单元2的输入数据端口2，插值滤波单元2入端1脚与时钟调整单元3出端2脚连接，接收来自时钟调整单元3的插值位置信息，插值滤波单元2的输出数据经过出端3脚与外部输出数据口B连接，时钟调整单元3的入端3脚与外部送来的输入数据的时钟C连接，时钟调整单元3的入端4脚与外部送来的输出数据的时钟D连接，时钟调整单元3入端5脚与外部送来的频率控制字E连接。

本发明插值滤波单元2由滤波器系数表模块4、卷积模块5组成，其中滤波器系数表模块4入端1脚与时钟调整单元3出端2脚相连，根据时钟调整单元3送出的地址选择相应的某组系数，所选系数经滤波器系数表模块4的出端2脚输出，送入卷积模块5的输入端口1，卷积模块5的入端2脚与缓存单元1的出端3脚相连，接收缓存单元1的输出数据，卷积模块5的输入数据与相应的系数完成卷积后经过出端3脚输出。

本发明时钟调整单元3由输入时钟分频器6、输出时钟分频器7、时钟误差提取器8、环路滤波器9，NCO10组成，其中输入时钟分频器6入端1脚与输入时钟C相连，分频后的时钟经出端2脚与时钟误差提取器8入端1脚相连，输出时钟分频器7入端1脚与输入时钟D相连，分频后的时钟经出端2脚与时钟误差提取器8入端2脚相连，时钟误差提取器8对输入的两个时钟信号进行比较后输出鉴相信号，经过时钟误差提取器8的出端3脚输出，送入环路滤波器9的入端1脚进行滤波，环路滤波器9出端2脚与NCO10的入端1脚相连，NCO10的入端2脚与外部送来的频率控制字E连接，NCO10出端3脚与输出时钟分频器7的入端3脚相连，NCO10输出的数据地址信息经过出端4脚与数据缓存单元1入端2脚相连，为数据缓存单元1提供读地址；NCO10输出的系数地址信息经过出端5脚与插值滤波单元2入端1脚相连，为插值滤波单元2提供相应的系数地址。

本发明与背景技术相比具有如下优点：

1.本发明采用群延迟随重采样点位置而变化的低通滤波器，可在低的采样率下实现任意高精度的同步，因而其计算复杂度非常低，甚至可以不付出额外的计算代价可以很好的保持重采样前后信号的波形和频谱特性不变，变换后不会产生非线性失真，信号的信噪比基本不降低，而且仿真结果表明非相干数字重采样性能很好。

2.本发明可移植性强，功耗低，性能稳定可靠。

3.本发明结构简单，实现复杂度很低，成本低，具有推广应用价值。

附图说明

图1是本发明的原理方框图。

图2是本发明基插值滤波单元2的电原理图。

图3是本发明时钟调整单元3的电原理图。

具体实施方式

参照图1至图3，本发明包括数据缓存单元1，插值滤波单元2、时钟调整单元3。图1是本发明的原理方框图，实施例按图1连接线路。其中数据缓存单元1其作用是存储一定长度的数据，插值滤波单元2其作用是将输入数据进行插值滤波，时钟调整单元3其作用是产生时钟鉴相信号，并根据误差计算出需要插值的位置。