[发明专利]一种搭桥晶粒多晶硅薄膜晶体管及其制造方法

说明书

技术领域

本发明主要涉及多晶硅薄膜晶体管(TFT)技术，更具体地，涉及一种简化了制作工艺的同时，使得栅极区与有源层区精确对准的搭桥晶粒多晶硅薄膜晶体管及其制造方法。

背景技术

为实现多晶硅TFT有源矩阵显示器面板的工业化制造，通常需要高质的多晶硅膜。它需要满足以下要求：低温加工、可以在大面积玻璃衬上实现、低制造成本、稳定的制造工艺、高性能、一致的特性、以及多晶硅TFT的高可靠性。

高温多晶硅技术可以用来实现高性能TFT，但是它不能用于商业显示器面板中使用的普通玻璃衬底。在这样的情形下，必须使用低温多晶硅(LTPS)。其中，包括三种主要的LTPS技术：1、通过在600℃长时间退火的固相结晶(SPC)；2、准分子激光晶化(ELC)或闪光灯退火；3、金属诱导结晶(MIC)及其有关变体。ELC产生最好的结果但是昂贵。SPC成本最低但是花的时间长。

而所有多晶薄膜材料所共有的是膜的晶粒在尺寸、晶体取向和形状上基本上随机分布。晶界通常也对优良TFT的形成有害，当该多晶薄膜被用作TFT中的有源层时，电特性取决于在有源沟道中存在多少晶粒和晶界。

目前所有现有技术共同的问题是，它们以随机的模式(pattern)在TFT有源沟道内形成许多晶粒。晶粒的分布是随机的，使得TFT的电特性在衬底上分布不均匀。该电特性的宽分布对显示器的性能有害并且会导致诸如mura缺陷和亮度不均匀的问题。

对于任何半导体材料例如硅、锗、硅锗合金、三五族化合物半导体、以及有机半导体来说，多晶薄膜晶体管的晶粒会形成随机的网络。晶粒内部的传导几乎与晶体材料相同，而跨过晶界的传导会更差，因此造成迁移率总体减小并且增加阈值电压。在由这种多晶薄膜制成的薄膜晶体管(TFT)的有源沟道内部，晶粒结构几乎是二维随机网络。随机性以及相应而生的可变电导不利地影响显示器性能和图像质量。

如图1a所示的典型多晶硅结构，低温多晶硅膜1101包括晶粒1102。在相邻的晶粒1102之间有明显的晶界1103。每个晶粒1102的长度大小从数十纳米到几微米，并且被认为是单晶。许多位错、堆垛层错以及悬挂键的缺陷分布在所述晶界1103中。由于不同的制备方法，低温多晶硅膜1101内部的晶粒1102可以随机分布或沿确定的方向取向。至于常规的低温多晶硅膜1101，在晶界1103中有严重的缺陷，如图1b中所示。在晶界1103中的严重缺陷将引入高势垒1104，垂直于载流子1105的输运方向的所述势垒1104(或倾抖势垒的垂直分量)将影响载流子的初始状态和能力。对于在该低温多晶硅膜1101上制造的薄膜晶体管，阈值电压和场效应迁移率受晶界势垒1104限制。当高的反向栅电压施加在TFT中时分布在漏结区域中的晶界1103也引起大的漏电流。

发明内容

本发明提出了一种搭桥晶粒多晶硅薄膜晶体管的制造方法，使得能够保存搭桥晶粒(BG)结构的多晶硅薄膜晶体管(TFT)优点的同时，又能简化工艺并精确对准。

本发明提供一种搭桥晶粒多晶硅薄膜晶体管的制造方法，包括：1)在衬底上形成多晶硅层；2)在多晶硅层上形成栅极绝缘层、栅极层、光刻胶；3)将光刻胶图案化，形成栅极掩膜，且该栅极掩膜上具有凹槽；4)以栅极掩膜为阻挡，进行刻蚀以形成栅极，并进行离子注入以在多晶硅层中掺杂形成搭桥晶粒线以及源/漏极区。

根据本发明提供的制造方法，其中栅极层由低温多晶硅构成。

根据本发明提供的制造方法，其中步骤3)中，采用灰度光刻掩模版进行曝光，该灰度光刻掩模版包括透光区、不透光区和部分透光区。

根据本发明提供的制造方法，其中栅极掩膜上的凹槽的深度小于栅极掩膜的总厚度。根据本发明提供的制造方法，其中栅极掩膜上的凹槽的深度等于栅极掩膜的总厚度，在步骤4)后形成多栅结构的栅极。

根据本发明提供的制造方法，其中步骤4)中，先进行刻蚀以形成栅极，再进行离子注入。根据本发明提供的制造方法，其中步骤4)中，先进行离子注入，再进行刻蚀以形成栅极。根据本发明提供的制造方法，其中离子注入的方向垂直于衬底。

根据本发明提供的制造方法，其中灰度光刻掩模版中，透光区位于两侧，不透光区和部分透光区在透光区中间相间排列，且透光区与不透光区相邻

本发明还提供一种搭桥晶粒多晶硅薄膜晶体管，利用上述制造方法制成。