[发明专利]用于生成斜坡信号的全集成电路

权利要求书

1.一种电路，包括：

第一电流发生器，耦合在第一参考电压节点与第一中间节点之间；

第一晶体管源极-漏极，耦合在所述第一中间节点与第二中间节点之间；

第二晶体管源极-漏极，耦合在所述第一中间节点与输出节点之间；

缓冲器电路，具有耦合到所述第二中间节点的输入和耦合到所述输出节点的输出；以及

第一电容，耦合在所述第二中间节点与第二参考电压节点之间；

其中所述第一晶体管具有耦合用于接收周期信号的栅极并且所述第二晶体管具有耦合用于接收所述周期信号的互补信号的栅极。

2.根据权利要求1的电路，进一步包括配置用于生成所述周期信号的互补信号的反相电路。

3.根据权利要求1的电路，进一步包括配置用于生成所述周期信号的发生器电路，所述发生器电路包括：

逻辑电路，配置用于感测时钟信号的边缘并将所述周期信号从第一逻辑状态改变为第二逻辑状态，并且进一步可操作用于对复位信号进行响应并将所述周期信号从所述第二逻辑状态改变回所述第一逻辑状态；以及

定时电路，配置用于生成所述复位信号。

4.根据权利要求3的电路，其中所述逻辑电路包括触发器电路，所述触发器电路具有配置用于接收所述时钟信号的时钟输入、配置用于生成所述周期信号的输出以及配置用于接收所述复位信号的复位输入。

5.根据权利要求4的电路，进一步包括：

除法电路，所述除法电路具有输入和输出，该输入配置用于接收源时钟信号，该输出配置用于将所述时钟信号生成为所述源时钟信号的除以n的版本，以便施加到所述时钟输入。

6.根据权利要求5的电路，进一步包括配置用于向所述除法电路供应n的值的控制电路。

7.根据权利要求4的电路，其中所述触发器电路包括D型触发器。

8.根据权利要求3的电路，其中所述定时电路包括：

第二电流发生器，耦合在所述第一参考电压节点与第三中间节点之间；

第三晶体管源极-漏极，耦合在所述第三中间节点与所述第二参考电压节点之间，所述第三晶体管具有配置用于接收所述周期信号的栅极；

第二电容，耦合在所述第三中间节点与所述第二参考电压节点之间；以及

第一比较器电路，具有耦合到所述第三中间节点的第一输入、配置用于接收第一阈值的第二输入以及配置用于生成所述复位信号的输出。

9.根据权利要求3的电路，进一步包括：

除法电路，所述除法电路具有输入和输出，该输入配置用于接收源时钟信号，该输出配置用于将所述时钟信号生成为所述源时钟信号的除以n的版本。

10.根据权利要求9的电路，进一步包括配置用于向所述除法电路供应n的值的控制电路。

11.根据权利要求1的电路，进一步包括：

第四晶体管源极-漏极，耦合在所述第二中间节点与所述第二参考电压节点之间；以及

第二比较器电路，具有耦合到所述输出节点的第一输入、配置用于接收第二阈值的第二输入以及配置用于生成用于施加到所述第四晶体管的栅极的信号的输出。

12.一种电路，包括：

逻辑电路，配置用于感测时钟信号的边缘并将输出周期信号从第一逻辑状态改变为第二逻辑状态，并且进一步可操作用于对复位信号进行响应并将所述输出周期信号从所述第二逻辑状态改变回所述第一逻辑状态；以及

定时电路，配置用于生成所述复位信号。

13.根据权利要求12的电路，其中所述逻辑电路包括触发器电路，所述触发器电路具有配置用于接收所述时钟信号的时钟输入、配置用于生成所述周期信号的输出以及配置用于接收所述复位信号的复位输入。

14.根据权利要求13的电路，进一步包括：

除法电路，所述除法电路具有输入和输出，该输入配置用于接收源时钟信号，该输出配置用于将所述时钟信号生成为所述源时钟信号的除以n的版本，以便施加到所述时钟输入。

15.根据权利要求14的电路，进一步包括配置用于向所述除法电路供应n的值的控制电路。

16.根据权利要求13的电路，其中所述触发器电路包括D型触发器。