[发明专利]半导体芯片、堆叠型半导体封装体及其制造方法

说明书

技术领域

本发明的示意性实施例总体涉及一种半导体封装体及其制造方法，更具体涉及一种具有形成在其中的导电凸起以便于封装测试的半导体芯片、使用该半导体芯片的半导体封装体及其制造方法。

背景技术

随着诸如移动产品的小型化和高性能的电子产品的广泛使用，一直努力追求小型化、高容量的半导体存储器件。为了提高存储容量，可在一个封装体内安装和组装多个半导体芯片。相比于提高半导体芯片的高集成度，通常认为封装能够更有效和低成本地提高存储容量。因此，人们做出各种尝试以通过其中具有多个半导体芯片的多芯片封装来提高半导体存储器件的存储容量。

多芯片封装可以具有垂直构型或水平构型。垂直构型包括多个垂直堆叠的半导体芯片，而且对于这种类型的具有高密度和高性能的多芯片封装来说，硅通孔(TSV)是关键技术之一。采用硅通孔的封装具有这样的构型：多个半导体芯片在垂直方向上通过形成在各个晶片级的半导体芯片中的硅通孔而耦合。

系统级封装(以下称为SIP)已知为一种封装体，其中相同种类或各种不同种类的半导体器件在芯片水平或晶片水平上垂直堆叠，且堆叠的晶片或芯片通过硅通孔相互耦合。在这样的SIP中，通过垂直堆叠相同种类的芯片可以增加数据存储密度。此外，通过堆叠各种不同类型的芯片可以制造各种不同类型的封装。

另一方面，在将存储芯片堆叠到基板上之前，需要测试存储芯片的性能。存储芯片包括形成在其下部中的大量凸块(bump)，但是这些凸块的尺寸和节距非常小。因此，难以进行探针测试。

发明内容

本发明的实施例涉及一种半导体芯片及其制造方法，在实现精细的节距的同时，对每个单独封装产品，该半导体芯片能够测试电路层是否正常运行以及电路层是否电耦合。

在实施例中，半导体芯片包括：第一基板，具有一个表面和背对该一个表面的另一表面；第一测试TSV，从一个表面到另一表面贯穿该第一基板；以及导电凸起，电耦合到第一测试TSV并从另一表面突出。

导电凸起可设置在基板的边缘，导电凸起偏离该第一测试TSV的中心。

半导体芯片可进一步包括焊盘(land)部分，其耦合导电凸起和第一测试TSV。焊盘部分可以通过重排互连而耦合到第一测试TSV。

在实施例中，半导体封装体包括：基板；堆叠在该基板上的两个或更多个半导体芯片，每个半导体芯片包括一个表面和背对该一个表面的另一表面以及从一个表面到另一表面贯穿半导体芯片的测试TSV；以及导电凸起，从半导体芯片之中的最上面的半导体芯片的另一表面突出并电耦合到测试TSV。

导电凸起可设置在基板的边缘，导电凸起偏离第一测试TSV的中心。

半导体封装体可进一步包括形成在最上方的半导体芯片的另一表面上并且连接导电凸起和测试TSV的焊盘部分。

焊盘部分可通过重排互连而耦合到测试TSV。

半导体封装体可进一步包括基板与半导体芯片之间的控制器。

在实施例中，半导体封装体的制造方法包括：在第二半导体芯片上堆叠第一半导体芯片；第一半导体芯片具有一个表面和背对该一个表面的另一表面并包括从一个表面到另一表面贯穿第一半导体芯片的第一测试TSV；在第一半导体芯片的另一表面上形成绝缘层，并图案化绝缘层以暴露第一测试TSV；以及形成导电凸起，其电耦合到暴露的第一测试TSV并从另一表面突出。

该方法可进一步包括在形成导电凸起之前形成焊盘部分，其电耦合暴露的第一测试TSV与导电凸起。

导电凸起可设置在第一半导体芯片的边缘，导电凸起偏离第一测试TSV的中心。

导电凸起的形成可包括：在第一半导体芯片上定位掩膜；在掩膜的开口部分中放置焊料球；以及执行回流工艺使焊料球熔接到第一测试TSV。

附图说明

从下面结合附图的更详细的描述可更清晰的理解上面以及其他方面、特征和其他的优点，其中：

图1和图2分别为示出根据本发明的实施例的半导体芯片的局部结构的平面图和截面图；

图3和图4为示出根据本发明的实施例半导体芯片的局部结构的截面图；

图5A至图5C为示出根据本发明的实施例的导电凸起的各种示例的截面图；

图6A-6G为示出根据本发明的实施例的半导体芯片的制造方法的截面图；

图7A和图7B为示出根据本发明的实施例的堆叠型半导体封装的局部结构的截面图；以及

图8A至图8E为示出根据本发明的实施例的半导体封装的制造方法的截面图。

具体实施方式