[发明专利]用于多核处理器中非一致性高速缓存的系统和方法

权利要求书

1.一种处理器，包括：

经由接口耦合的一组处理器内核；

经由所述接口耦合到所述一组处理器内核的一组高速缓存片，所述一组高速缓存片可以被并行搜索，其中，所述一组中的第一高速缓存片和第二高速缓存片用于接收第一高速缓存行，并且其中，从所述一组处理器内核中的第一内核到所述第一高速缓存片和到所述第二高速缓存片的距离不同；以及

耦合到所述一组高速缓存片的逻辑电路，所述逻辑电路用于识别是否最近的高速缓存查找因为一个值存在于所述一组高速缓存片中但被未发现而导致缺失。

2.如权利要求1所述的处理器，其中，所述接口是环。

3.如权利要求2所述的处理器，其中，所述环包括顺时针环和逆时针环。

4.如权利要求1所述的处理器，其中，所述接口是网格。

5.如权利要求1所述的处理器，其中，所述一组高速缓存片的第一子组中的每个高速缓存片都耦合到所述一组处理器内核中的一个处理器内核并且与所述一组处理器内核中的所述一个处理器内核的第一高速缓存链相关联，并且所述一组高速缓存片的第二子组中的每个高速缓存片都耦合到所述一组处理器内核中的所述一个处理器内核并且与所述一组处理器内核中的所述一个处理器内核的第二高速缓存链相关联。

6.如权利要求5所述的处理器，其中，所述一组处理器内核中的所述一个处理器内核的所述第一高速缓存链中的每个高速缓存片和所述一组处理器内核中的所述一个处理器内核的所述第二高速缓存链中的每个高速缓存片都与所述一组处理器内核中的所述一个处理器内核的一个高速缓存单元相关联。

7.如权利要求6所述的处理器，其中，由所述一组处理器内核中的第一处理器内核请求的第一高速缓存行将被放置于没有与所述第一处理器内核直接耦合的第一高速缓存单元中的第一高速缓存片中。

8.如权利要求7所述的处理器，其中，每个高速缓存片都指示用于放置新高速缓存行的分数，并且每个高速缓存单元都指示从所述高速缓存片的所述分数中选择的单元最大分数。

9.如权利要求8所述的处理器，其中，响应于所述单元最大分数中的整体最大分数，来放置所述第一高速缓存行。

10.如权利要求7所述的处理器，其中，响应于软件关键程度提示，来放置所述第一高速缓存行。

11.如权利要求7所述的处理器，其中，当第一高速缓存链的所述第一高速缓存片中的所述第一高速缓存行被访问多次时，所述第一高速缓存行将被移动到所述第一高速缓存链的第二高速缓存片。

12.如权利要求11所述的处理器，其中，所述第一高速缓存链中的所述第一高速缓存行的所述移动还包括：所述第一高速缓存链中的所述第一高速缓存行被移动到所述第一高速缓存链的所述第二高速缓存片内的一个被收回的高速缓存行的位置。

13.如权利要求11所述的处理器，其中，所述第一高速缓存行将被与所述第二高速缓存片的第二高速缓存行进行交换。

14.如权利要求7所述的处理器，其中，当所述第一高速缓存单元中的所述第一高速缓存行被访问多次时，所述第一高速缓存行将被移动到第二高速缓存单元。

15.如权利要求14所述的处理器，其中，所述第一高速缓存单元中的所述第一高速缓存行的所述移动还包括：所述第一高速缓存单元中的所述第一高速缓存行被移动到所述第二高速缓存单元内的一个被收回的高速缓存行的位置。

16.如权利要求14所述的处理器，其中，所述第一高速缓存行将被与所述第二高速缓存单元中的第二高速缓存行进行交换。

17.如权利要求7所述的处理器，其中，对所述第一高速缓存单元中的所述第一高速缓存行的查找请求将被并行地发送到所述第一高速缓存链中的所有高速缓存片。

18.如权利要求7所述的处理器，其中，对所述第一高速缓存行的查找请求将被并行地发送到多个高速缓存单元。

19.如权利要求18所述的处理器，其中，所述多个高速缓存单元中的每个高速缓存单元返回命中或缺失消息。