[实用新型]基于SOC的MJPEG视频编解码系统

说明书

技术领域

本实用新型属于视频编解码领域，尤其涉及一种基于SOC的MJPEG视频编解码系统。 

背景技术

 目前的图像处理系统大体上可以分为两类，通用视频图像处理系统和专用图像处理系统。前者一般以通用计算机为基础，如工作站和微机等。其中很多都是以PC机为基础的处理系统。而专用处理系统一般是以嵌入式系统为基础设计的，通常加以DSP和可编程逻辑阵列以增加其系统的性能。 

由于图像数据的特点就是数据量大，计算量大，非常耗时间。同时基于PC机的通用图像处理系统基本就是顺序执行的，因此这种系统能够处理的视频图像信号数量非常的有限，不利于扩展。通用视频图像处理系统的另一个缺点就是可移植性差，并且不方便进行系统升级。因为一般的通用视频图像处理系统都是以集成芯片搭建而成，一旦成品，将再也无法修改，而且不具备可编程的能力，无法再更具实际情况进行系统升级。所以，为提高处理能力和实际的应用能力，通用视频图像处理系统一般采用独立的图像处理卡和独立显存，但是这样就会使系统的体积增加，集成度和可靠性降低。 

实用新型内容

    本实用新型的目的就是为弥补现有技术的不足，提供一种结构简单，成本低，以FPGA作为开发平台的基于SOC的MJPEG视频编解码系统及其方法。 

为实现上述目的，本实用新型采用如下技术方案： 

一种基于SOC的MJPEG视频编解码系统，它包括图像采集和转换装置，该装置与视频编解码FPGA平台连接，视频编解码FPGA平台与上位机进行通信，进行单幅图像正确性的验证；视频编解码FPGA平台还与存储模块以及显示模块和输入装置连接；图像采集和转换装置，实现视频数据的采集，将模拟视频信号转换成为符合ITU-R BT.656标准的数字信号；其中，视频编解码FPGA平台设有：

视频编码模块，它与图像采集和转换装置连接，对接收的数字信号进行压缩编码；

视频解码模块，它与视频编码模块连接，现对压缩视频数据的解码；通过显示模块进行图像的显示；

IIC配置模块，它对图像采集和转换装置进行初始化配置；

Nios处理器，实现视频信号转换中控制程序和验证程序的编；

视频信号转换控制模块，它与Nios处理器和通讯模块连接，实现视频信号转换过程中的控制；

视频信号控制模块，它与视频解码模块连接，实现视频编解码过程中的信号控制；

视频信号显示控制模块，它与显示模块连接，实现显示过程中的信号控制；

输入输出端，它与输入装置和输入输出控制模块连接，输入输出控制模块实现信号输入输出的控制；

UART模块，它与视频信号转换控制模块和存储装置连接，实现数据之间的传输；

总线控制模块，它与视频信号控制模块和存储装置连接，为视频信号控制模块提供总线接口。

所述图像采集和转换装置包括摄像装置，以及与摄像装置连接的TVB5150芯片。 

所述存储模块为SDRAM存储模块和FLASH存储模块，其中SDRAM存储模块与UART模块连接，FLASH存储模块与总线控制模块连接。SDRAM存储模块，主要实现压缩数据的缓存；FLASH存储模块，主要实现测试程序的下载存储。 

所述通讯模块为RS232模块。 

一种采用基于SOC的MJPEG视频编解码系统的工作方法，它的步骤为： 

第一步先由摄像头采集视频数据信息，并经模数转换后，变为符合ITU-R BT.656标准的数字信号；

第二步将转换后的数字视频信息传送入SDRAM存储模块进行数据缓存；

第三步将缓存的部分数据送到视频编码模块进行编码；

第四步将编码后的数据送到视频解码模块进行解码；

第五步，将解码后的数据在显示模块显示出来，进而通过和前端摄像头采集视频信息的对比实时的验证视频信号的正确性。

所述第一步中，所述数字信号为8位Y：Cb：Cr=4：2：2的数字信号，IIC配置模块配置TVB5150芯片输出同步行场信号，以用于显示模块显示图像。