[实用新型]一种高端服务器控制器芯片的验证板

说明书

技术领域

本实用新型涉及计算机领域，具体涉及一种高端服务器控制器芯片的验证板。 

背景技术

随着计算机技术和集成电路技术的飞速发展，为了满足经济社会发展的需要，高性能、高可靠的计算机系统成为制约社会发展关键领域的瓶颈之一。庞大的数据计算和数据分析，复杂的图形分析和科学预算等信息领域对计算机系统的性能要求极高。因此需要构建庞大的多路计算机系统，以便更好适应当今各领域的应用需求，但是另一方面也陷入了多路计算机系统互连的技术难题中，系统互连芯片组的设计越来越复杂，庞大的逻辑量和复杂的功能实现为系统结点互连芯片的FPGA（Field-Programmable Gate Array，现场可编程门阵列）验证带来的极大的难度。 

实用新型内容

本实用新型要解决的技术问题是提供如何采用FPGA实现高端服务器控制器芯片验证时的庞大的逻辑量。

为了解决上述问题，本实用新型提供了一种高端服务器控制器芯片的验证板，包括：

第一总线、第二总线、输入端子、输出端子、用于保存待验证芯片逻辑的初始化信息的只读存储器；

各用于装载一个控制器芯片组逻辑位流的两个FPGA芯片组；

各个FPGA芯片组分别与所述第一、第二总线、只读存储器、电源相连；各组FPGA的输入端/输出端与所述输入/输出端子相连。

进一步地，所述的验证板还包括：

复位按钮，与各FPGA芯片组的FPGA芯片的复位引脚相连。

进一步地，所述复位按钮于包括以下任一种或任几种：

冷复位按钮、硬复位按钮、调试复位按钮、默认复位按钮、软复位按钮。

进一步地，所述的验证板还包括：

测试端子，与各FPGA芯片组的FPGA芯片的测试引脚相连。

进一步地，所述的验证板还包括：

用于对FPGA芯片的逻辑寄存器进行读写访问的串口，与各FPGA芯片组相连。

进一步地，所述的验证板还包括：

用于对FPGA芯片进行逻辑插入扫描链内部自测试的联合测试行为组织JTAG接口，与各FPGA芯片组相连。

进一步地，所述的验证板还包括：

与所述输入、输出端子连接的互连接插件。

进一步地，各所述FPGA芯片组包括：

第一FPGA芯片和第二FPGA芯片；

各组中的所述第一FPGA芯片与所述第一、第二总线及电源相连，输入端与所述输入端子相连，输出端与本组中的所述第二FPGA芯片的输入端级联；各组中的所述第二FPGA芯片的输出端连接至所述输出端子；

各组中的第一、第二FPGA芯片均与所述只读存储器相连，读取或保存所述初始化信息。

进一步地，所述只读存储器为多个；各组中的第一、第二FPGA芯片分别连接到不同的只读存储器，或连接到相同的多个只读存储器。

进一步地，所述的验证板还包括：

用于进行时钟选择的拨码开关，与各组中的第一FPGA芯片相连。

本实用新型针对复杂庞大的逻辑设计，采用单板四片高端FPGA实现芯片的逻辑设计，系统架构的设计考虑实现双控制器芯片组设计，单板采用四片高端FPGA芯片，以双片级联的方式实现两个控制器芯片的逻辑功能；本实用新型的优化方案设计丰富的测试引脚，集成内存控制器，以及可控的拨码开关、复位按钮，从而保证了验证工作具有极高的可操作性，满足高端服务器产品的研制计划。 

附图说明

图1是实施例一的高端服务器控制器芯片的验证板的示意图。 

具体实施方式

下面将结合附图及实施例对本实用新型的技术方案进行更详细的说明。

需要说明的是，如果不冲突，本实用新型实施例以及实施例中的各个特征可以相互结合，均在本实用新型的保护范围之内。

实施例一，一种高端服务器控制器芯片的验证板，如图1所示，包括：

第一总线、第二总线、输入端子、输出端子、用于保存待验证芯片逻辑的初始化信息的只读存储器；

各用于装载一个控制器芯片组逻辑位流的两个FPGA芯片组；

各个FPGA芯片组分别与所述第一、第二总线、只读存储器、电源相连；各组FPGA的输入端/输出端与所述输入/输出端子相连。

本实施例中，所述电源是外接电源，也可以是该验证板所自带的。

本实施例中，各所述FPGA芯片组包括：

第一FPGA芯片和第二FPGA芯片；