[实用新型]正余弦编码器采集卡

说明书

技术领域

本实用新型涉及永磁同步电机编码采集的技术领域，特别是涉及一种正余弦编码器采集卡。

背景技术

如图1，正余弦编码器采集卡是一种将模拟差分信号转换为对应数字脉冲信号与模拟信号的转换电路，是电机控制系统的基本理论依据。永磁同步电机运行时，由编码器输出电机的实时运行状态，包括位置、位移和速度等信息。正余弦编码器采集卡对信号进行分类处理，将编码器输出的正交模拟差分信号A+、A-和B+、B-转换为适合于电机控制系统内DSP处理器直接采样的无干扰正交A、B相数字脉冲信号和高精度位置模拟信号。电机控制系统内的DSP处理器对这些反映位置、速度的信号进行采样，及时控制和调节永磁同步电机的相电压和相电流，从而达到良好的运行效果。

在现有的技术中，编码器采集卡通常都使用如图2和图3所示的数字信号采集电路，由编码器输出信号A+、A-经过运放U1A比较得到A1信号（其中A+为近似正弦波，A-与A+相差180°），A1信号经过RC延时电路得到A2信号，A1信号、A2信号异或可得到信号B1的时钟信号CLKB，即在A1信号的上升和下降沿处CLKB都有至少一个上升沿（由于A1信号上升沿和下降沿可能会由于干扰而出现抖动）。同理，由编码器输出信号B+、B-经过运放U1B比较得到B1信号（其中B+较A+超前或滞后90°，B-与B+相差180°），B1信号输入到触发器U3A的数据输入端，CLKB为时钟信号，U3A的Q端就会产生B相脉冲输出信号B_OUT。由于B_OUT是在B1信号高低电平的中间点触发而产生的，所以有效地滤除了相位脉冲变化边沿的抖动。但是由于A2信号是A1信号经过RC滤波得到，显然，延时时间与电阻R5、电容C5和A1信号的变化速度有关，所以电机运行速度的高低变化和R5、C5参数的离散性都会造成CLKB脉冲宽度的变化。因此当脉冲宽度过窄时，甚至可能造成触发器U3A来不及响应而使B相脉冲丢失。同样A相脉冲的产生也可以作同样的分析，也存在相同的问题。因此提高编码器采集卡的抗干扰能力与采集精度，使其不受电机频率等相关运行参数的影响，同时使编码器采集卡体积小、成本低、便于安装调试一直以来都是编码器采集卡的研究与发展方向。

实用新型内容

为了解决现有技术中编码器采集卡时钟信号受到电机运行速度的高低变化和相关电容、电阻参数离散性的影响，导致编码器采集卡的抗干扰能力较差与采集精度较低的问题。本实用新型提供了一种抗干扰能力强、对电机不同运行状态影响小、成本低同时安装调试方便的正余弦编码器采集卡。

为了解决现有技术中的问题，本实用新型所采取的技术方案是：

一种永磁同步电机正余弦编码器采集卡，包括运算放大电路、第一级触发器、第二级触发器、异或门和另一触发器，其特征在于：所述运算放大电路与第一级触发器相连接，第一级触发器与第二级触发器相连接，所述第一级触发器输出的信号和第二级触发器输出的信号通过异或门输入到另一触发器内处理，所述第一级触发器和第二级触发器的时钟信号由电机控制系统直接提供。

本实用新型的有益效果是：本实用新型的正余弦编码器采集卡由于时钟信号为电机控制系统直接提供，不受电机转速的影响，有效地避免了利用RC延时产生时钟信号的局限性，使对电机相位和转速的检测更加稳定可靠，通用性更强。

附图说明

图1是永磁同步电机采集系统的结构框图；

图2是现有技术中编码器采集卡输出A相脉冲的电路图；

图3是现有技术中编码器采集卡输出B相脉冲的电路图；

图4是本实用新型正余弦编码器采集卡输出A相脉冲的电路图；

图5是本实用新型正余弦编码器采集卡输出B相脉冲的电路图；

图6是本实用新型正余弦编码器采集卡的B相脉冲时序图。

具体实施方式

下面结合附图对本实用新型做进一步的描述。

如图4和5所示，一种永磁同步电机正余弦编码器采集卡，包括运算放大电路、第一级触发器、第二级触发器、异或门和另一触发器，其特征在于：所述运算放大电路与第一级触发器相连接，第一级触发器与第二级触发器相连接，所述第一级触发器输出的信号和第二级触发器输出的信号通过异或门输入到另一触发器内处理，所述第一级触发器和第二级触发器的时钟信号由电机控制系统直接提供。