[实用新型]一种阵列基板行驱动电路、阵列基板及液晶显示装置有效
申请号: | 201120115832.X | 申请日: | 2011-04-19 |
公开(公告)号: | CN201984789U | 公开(公告)日: | 2011-09-21 |
发明(设计)人: | 吕敬;彭宽军;孙涛 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | G09G3/36 | 分类号: | G09G3/36;G02F1/1362;G02F1/133 |
代理公司: | 北京银龙知识产权代理有限公司 11243 | 代理人: | 黄灿;赵爱军 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 阵列 基板行 驱动 电路 液晶 显示装置 | ||
技术领域
本实用新型涉及液晶显示领域,尤其涉及一种阵列基板行驱动电路、阵列基板及液晶显示装置。
背景技术
随着薄膜晶体管液晶显示器(Thin film transistor liquid crystal display,TFT LCD)产业的发展,TFT LCD产品的竞争日趋激烈,各厂家都在通过采用新技术以降低产品的成本,从而提高其产品在市场上的竞争力,阵列基板行驱动(Gate Driver on Array,GOA)技术就是这些新技术的典型代表。
GOA技术是将栅极(Gate)开关电路集成于阵列(Array)基板上,从而可以省掉栅极驱动集成电路(Gate Driver IC)部分,从材料成本和工艺步骤两个方面可以达到降低产品成本的目的。
但是,GOA技术的采用,相对于传统的覆晶薄膜(Chip On Film,COF)方式,液晶面板的逻辑功耗会有一定程度的上升。因此,在采用GOA技术后,如何降低液晶面板的逻辑功耗,特别是降低GOA电路部分的功耗,就成为亟待解决的技术问题。
实用新型内容
本实用新型所要解决的技术问题是提供一种阵列基板行驱动电路、阵列基板及液晶显示装置,以降低液晶面板的逻辑功耗。
为解决上述技术问题,本实用新型提供技术方案如下:
一种阵列基板行驱动GOA电路,具有多个GOA单元、多条驱动信号总线和多条驱动信号连接线,其中:
多个GOA单元中的第一GOA单元的一输入端连接有第一驱动信号连接线,所述第一驱动信号连接线通过过孔与第一驱动信号总线电性连接,且所述第一驱动信号连接线跨过至少一条驱动信号总线;
多个GOA单元中的第二GOA单元的一输入端连接有第二驱动信号连接线,所述第二驱动信号连接线通过过孔与所述第一驱动信号连接线电性连接。
上述的GOA电路,其中,所述多条驱动信号总线中包括多条时钟信号总线,所述多条驱动信号连接线中包括多条时钟信号连接线,每个GOA单元具有正相时钟信号输入端和反相时钟信号输入端;
所述第一GOA单元的正相时钟信号输入端连接有第一时钟信号连接线,所述第一时钟信号连接线通过过孔与第一时钟信号总线电性连接;
所述第二GOA单元的反相时钟信号输入端连接有第二时钟信号连接线,所述第二时钟信号连接线通过过孔与所述第一时钟信号连接线电性连接。
上述的GOA电路,其中:
所述第一GOA单元的反相时钟信号输入端连接有第三时钟信号连接线,所述第三时钟信号连接线通过过孔与第二时钟信号总线电性连接;
所述第二GOA单元的正相时钟信号输入端连接有第四时钟信号连接线,所述第四时钟信号连接线通过过孔与所述第三时钟信号连接线电性连接。
上述的GOA电路,其中:
所述第二GOA单元的正相时钟信号输入端连接有第四时钟信号连接线,所述第四时钟信号连接线通过过孔与第二时钟信号总线电性连接;
所述第一GOA单元的反相时钟信号输入端连接有第三时钟信号连接线,所述第三时钟信号连接线通过过孔与所述第四时钟信号连接线电性连接。
上述的GOA电路,其中,所述多条驱动信号总线中包括一条低电压信号Vss总线,每个GOA单元具有Vss输入端;
所述第一GOA单元的Vss输入端连接有第一Vss连接线,所述第二GOA单元的Vss输入端连接有第二Vss连接线;
所述第一Vss连接线与所述第二Vss连接线中的一个通过过孔与所述Vss总线电性连接;
所述第一Vss连接线与所述第二Vss连接线之间通过过孔电性连接。
上述的GOA电路,其中:
所述驱动信号总线形成在栅金属层,所述驱动信号连接线形成在源漏金属层,所述过孔形成在钝化层。
一种阵列基板,所述阵列基板具有上述的GOA电路。
一种液晶显示装置,所述液晶显示装置具有上述的阵列基板。
与现有技术相比,本实用新型的有益效果是:
本实用新型的实施例将部分驱动信号连接线通过过孔与驱动信号总线电性连接,将剩余的驱动信号连接线通过过孔与电性连接到驱动信号总线的驱动信号连接线电性连接,能够减少驱动信号总线与驱动信号连接线的交叠区域的数目,使得交叠电容也随之减少,交叠电容的减少一方面能够降低GOA电路以及液晶面板的逻辑功耗,另一方面还可以减小GOA时钟信号的延迟。
附图说明
图1为现有技术的GOA电路的结构示意图;
图2为本实用新型实施例一的GOA电路的结构示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201120115832.X/2.html,转载请声明来源钻瓜专利网。