[实用新型]防止疲劳驾驶的控制装置无效

专利信息
申请号: 201120139904.4 申请日: 2011-05-05
公开(公告)号: CN202098285U 公开(公告)日: 2012-01-04
发明(设计)人: 郭昕刚;王昕;竭潇;鲁茂;武伟 申请(专利权)人: 长春工业大学
主分类号: B60K28/06 分类号: B60K28/06
代理公司: 吉林长春新纪元专利代理有限责任公司 22100 代理人: 王怡敏
地址: 130012 吉*** 国省代码: 吉林;22
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 防止 疲劳 驾驶 控制 装置
【说明书】:

技术领域

    本实用新型涉及一种安全驾驶辅助设备,特别涉及一种防止疲劳驾驶的控制装置。

背景技术

随着现代交通运输业的快速发展,世界机动车保有量逐年递增,在给人们生活带来便利的同时,由此引发的交通事故增长也成为了全球共同面临的严重问题。全世界每年因道路交通事故致死总人数超过60万。在道路交通事故中,由于机动车事故引起的群死群伤等恶性道路交通事故也呈同步上升趋势。研究和统计数据表明,驾驶疲劳是导致道路交通事故的重要原因。

随着计算机和集成电路制造技术的提高,对机动车驾驶员安全驾驶监控系统的研究有了较快的发展。各发达国家竞相开始了驾驶员安全驾驶监控的研究开发工作。控制装置包括通过视频图像检测的方式,但其价格昂贵、检测速度慢;通过采集驾驶员生理特征的检测方式,但其影响驾驶员的正常驾驶行为。

发明内容

本实用新型的目的在于提供一种防止疲劳驾驶的控制装置,解决了现在的控制装置存在的价格昂贵、检测速度慢、影响驾驶员的正常驾驶行为等问题。其通过压力传感器检测驾驶员身体的摆动,驾驶员在驾驶车辆时,无论是转动方向盘还是挂档或接打电话,身体都会有相应摆动。本实用新型将压力传感器置于驾驶员座椅上,可以检测到这种摆动信号。当发现驾驶员在一段时间内,身体没有摆动、重心无变化时,则系统判断为驾驶员处于疲劳驾驶状态。当驾驶员由于疲劳而无任何操作行为时,身体处于静止,传感器没有信号变化,即向控制器发出报警请求。

本实用新型的上述目的通过以下技术方案实现:

防止疲劳驾驶的控制装置,包括ARM处理器3、存储器模块6、报警模块4、检测模块12和电源模块5,其中,所述存储器模块6由ROM只读存储器7和SDRAM同步动态随机存储器8构成,该ROM只读存储器7和SDRAM同步动态随机存储器8的数据总线和地址总线分别与ARM处理器3的数据总线和地址总线相连,且ARM处理器3的nCAROM引脚为ROM只读存储器7的片选信号引脚,ARM处理器3的nSCS0引脚为SDRAM同步动态随机存储器8的片选信号引脚;

所述报警模块4由语音芯片9和麦克10构成,该语音芯片9的三总线L3 MODE、L3 CLOCK、L3 DATA分别与ARM处理器3的GPE0、GPG3、GPA9引脚相连,在系统上电时对语音芯片9进行初始化;语音芯片9的DATAO、BCK、WS、DATAI引脚分别与ARM处理器3的IIS总线IIS DI、IIS CLK、IIS LRCK、IIS DO相连进行通信,控制语音芯片9的工作方式;语音芯片9的输出信号送给麦克10已完成语音报警,提示驾驶员恢复正常驾驶状态;

所述检测模块12由设置在座椅上的薄膜压力传感器1和A/D转换器11构成,该薄膜压力传感器1是惠斯登全桥结构,其两个输入引脚分别接电源和地,两个输出引脚分别接入集成运放的同相输入端和反相输入端构成差分放大电路;集成运放的输出信号送入A/D转换器11的模拟量输入端; A/D转换器11的输出引脚DA TAOUT与ARM处理器3的通用引脚GPE3连接,ARM处理器3的通用引脚GPC1、GPC2、GPC3、GPE4分别与A/D转换器11的BOC、CLOCK、ADRESS、CS引脚相连,控制A/D转换器11的工作状态。ARM处理器3对输入的数字量进行处理,当判断驾驶员处于疲劳状态,则发出语音报警。

所述的薄膜压力传感器1的数量为11个,以得到更准确的测量结果。电源模块5为整个装置提供电源,通过相应接口从汽车点烟器取电。

本实用新型的有益效果在于:结构新颖、简单,使用方便,价格低廉,检测速度快,且不影响驾驶员的正常驾驶行为,实用性强。

附图说明

图1为本实用新型的电路示意图;

图2为本实用新型的薄膜压力传感器电路示意图。

具体实施方式

下面结合附图进一步说明本实用新型的详细内容及其具体实施方式。

参见图1及图2,本实用新型的防止疲劳驾驶的控制装置,包括ARM处理器3、存储器模块6、报警模块4、检测模块12和电源模块5,其中,所述存储器模块6由ROM只读存储器7和SDRAM同步动态随机存储器8构成,该ROM只读存储器7和SDRAM同步动态随机存储器8的数据总线和地址总线分别与ARM处理器3的数据总线和地址总线相连,且ARM处理器3的nCAROM引脚为ROM只读存储器7的片选信号引脚,ARM处理器3的nSCS0引脚为SDRAM同步动态随机存储器8的片选信号引脚;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长春工业大学,未经长春工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201120139904.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top