[实用新型]一种雷达时钟变频器

说明书

技术领域

本实用新型涉及一种雷达时钟变频器，属于变频器技术领域。

背景技术

目前，雷达时钟变频器为数字中频提供相位噪声低、频率精度高、频率可变的采样时钟，采样时钟的质量是影响数字中频性能及雷达系统定时精度的关键因素。现有雷达时钟变频器采用的技术方案主要有以下两种：

技术方案一，其功能框图如图1所示：该雷达时钟变频器采用集成锁相环芯片和外部压控振荡器实现时钟变频的功能，它由雷达系统或由晶体振荡器提供参考时钟，参考时钟进入集成锁相环芯片分频后得到鉴相时钟，压控振荡器输出的时钟经过分频后的时钟与鉴相时钟进行鉴相，其鉴相结果影响充电泵的输出电流，通过环路滤波器后形成压控振荡器的控制电压，这样一个闭环控制产生一个频率稳定度高的输出时钟。

技术方案一的缺点是：

1、采用外部压控振荡器，抗干扰能力差；

2、常规的压控振荡器只能输出单端信号，不能直接为高速ADC提供采样时钟；其中：ADC是数模转换器Analog-to-Digital Converter的英文缩写。

3、板载压控振荡器空间辐射较大，严重影响后端信号；

4、模块较多，稳定性差，调试难度较大；

5、常用压控振荡器带宽较小，不利于更改输出频率。

技术方案二，其功能框图如图2所示：雷达时钟变频器采用直接数字频率合成器完成时钟变频的功能，雷达系统或由晶体振荡器提供的参考时钟，基准处理单元将参考信号经过一系列处理后作为DDS系统时钟，用于系统的控制以及DDS内核的累加器。其中，DDS即直接数字式频率合成器Direct DigitalSynthesizer的英文缩写。DDS输出的数字信号经过DAC和低通滤波器后产生频率可变、稳定度高的输出时钟。

技术方案二的缺点是：

1、输出信号相位噪声指标差；

2、功耗较大，对电源要求高；

3、发热量大，稳定性差，需考虑时钟变频器的散热。

实用新型内容

本实用新型的目的是：针对现有技术的不足之处，提供一种雷达时钟变频器，能提高系统稳定性和抗干扰能力，提升系统性能，提高输出时钟的相位噪声指标，提高系统灵活性。

为了实现上述目的，本实用新型解决技术问题采用的技术方案是：提供一种雷达时钟变频器，包括参考时钟、电源管理单元、微控制器和外部的环路滤波器，还包括内部的6通道输出时钟合成器，所述时钟合成器包括分频器、鉴相器、充电泵、内部压控振荡器以及多路分频器，所述微控制器通过串行控制接口与时钟合成器相连，参考时钟的输出端与时钟合成器中的分频器相连，分频器的输出端与鉴相器的输入端相连，鉴相器的输出端通过充电泵与环路滤波器相连，环路滤波器的输出端与内部压控振荡器相连，内部压控振荡器的一输出端通过分频器与鉴相器相连，另一输出端与多路分频器相连。

作为一种优选方式，所述电源管理单元采用LT1763-5和LT1963-3.3的LDO器件。其中，LDO即为低压差线性稳压器Low Dropout Regulator的英文缩写。

作为优选，所述微控制器采用完成对时钟合成器内部模块的配置的C8051F236，其中，C8051F236为市场可购买的芯片型号。

与现有技术相比，该实用新型带来的有益效果为：该实用新型结构设计合理，直接使用多路可灵活配置、具有低相位噪声的输出作为雷达时钟变频器的输出，由于采用内部带有锁相环和压控振荡器的时钟合成器，有效降低了雷达时钟变频器的设计复杂度，能提高雷达系统稳定性和抗干扰能力，提升系统性能，提高输出时钟的相位噪声指标，提升了雷达系统的灵活性。

附图说明

图1为现有雷达时钟变频器的原理框图之一；

图2为现有雷达时钟变频器的原理框图之二；

图3为本实用新型雷达时钟变频器的结构图；

图4为本实用新型雷达时钟变频器中环路滤波器的电路模型；

图5本实用新型雷达时钟变频器中电源管理单元部分的连接图；

图6为本实用新型雷达时钟变频器中时钟合成器的配置流程示意图。

具体实施方式

本实用新型的上述技术方案及其优点，通过下述实施例结合附图进行说明。