[实用新型]基于压控端实时补偿降低加速度效应的频率控制装置

权利要求书

1.基于压控端实时补偿降低加速度效应的频率控制装置，包括频率基准源、三维加速度传感器，其特征在于，在频率基准源基础上增加了加速度补偿单元，加速度补偿单元主要包括补偿电压生成模块、补偿控制器和三维加速度传感器，其中三维加速度传感器与频率基准源安装在一起，实时检测频率基准源承受的加速度，检测到的加速度值送入补偿控制器，再送入补偿电压生成模块，得到补偿电压；将补偿电压施加在频率基准源的压控端，补偿由于加速度导致的频率波动。

2.根据权利要求1所述的基于压控端实时补偿降低加速度效应的频率控制装置，其特征在于，三维加速度传感器检测出x轴、y轴、z轴三个方向的加速度值， 为三维加速度传感器x轴、y轴、z轴与频率基准源加速度敏感方向的夹角；k_a为频率基准源的加速度敏感系数，k_v为频率基准源的压控系数，k_p为比例因子。

3.根据权利要求1所述的基于压控端实时补偿降低加速度效应的频率控制装置，其特征在于，补偿电压生成模块包括D/A转换器和电压细分与滤波电路，补偿控制量经D/A转换器得到模拟电压，再通过电压细分与滤波电路得到最终补偿电压；电压细分与滤波电路包括电阻R1、电阻R2、电阻R3和电容C，电阻R1一端与电源正极相连，另一端与电阻R2、电阻R3相连，电阻R2另一端接地，电阻R3的另一端接输入，电容C与电阻R2并联。

4.根据权利要求1所述的基于压控端实时补偿降低加速度效应的频率控制装置，其特征在于，采用FPGA为控制芯片，包括FPGA、D/A转换器、电源变换和三维加速度传感器，三维加速度传感器与FPGA连接，FPGA与D/A转换器连接，D/A转换器与频率基准源连接，电源与FPGA、频率基准源连接。

5.根据权利要求1所述的基于压控端实时补偿降低加速度效应的频率控制装置，其特征在于，三维加速度传感器与FPGA之间为数字接口，FPGA与D/A转换器之间为数字接口，D/A转换器输出的电压接至频率基准源，电源变换将提供的电源变换为FPGA工作需要的各种电压。

6.根据权利要求1所述的基于压控端实时补偿降低加速度效应的频率控制装置，其特征在于，加速度补偿电路板的安装焊盘与恒温晶振的输出管脚对应。