[实用新型]信号调节电路

权利要求书

1.一种信号调节电路，用于自动调节输出信号的上升下降时间，其特征在于：所述信号调节电路包括一第一数据输入端、一第二数据输入端、一与所述第一数据输入端及所述第二数据输入端相连的数据驱动器、一与所述数据驱动器相连的第一输出端、一与所述数据驱动器相连的第二输出端、一与所述第一输出端及所述第二输出端相连的时间检测器、一与所述时间检测器相连的放大器、一与所述放大器相连的第一比较器、一与所述放大器相连的第二比较器及一与所述第一比较器及所述第二比较器相连的数字编码器。

2.如权利要求1所述的信号调节电路，其特征在于：所述第一数据输入端与所述第二数据输入端输入一对差分数据信号至所述数据驱动器，所述数据驱动器将接收的差分数据信号转换为一对模拟差分信号通过所述第一输出端与所述第二输出端输出至所述时间检测器，所述时间检测器将接收的差分信号的上升下降时间转换为一电压值与上升下降时间的值成比例的电压信号输入至所述放大器，所述放大器将所述电压信号进行放大后分别通过所述第一比较器及所述第二比较器与期望上升下降时间的上限值及下限值比较后输出比较结果至所述数字编码器，所述数字编码器将比较结果进行编码后输出相应的调节信号至所述数据驱动器，所述数据驱动器根据接收的调节信号将所述第一输出端与所述第二输出端输出信号的上升下降时间调节至期望上升下降时间的范围。

3.如权利要求2所述的信号调节电路，其特征在于：所述信号调节电路还包括一开关控制电路、一第一差分信号输入端、一第二差分信号输入端、一第一开关、一第二开关、一第三开关、一第四开关、一第一电容及一第二电容，所述第一差分信号输入端与所述第二差分信号输入端用于输入一对标准的差分电压信号，所述开关控制电路用于控制所述第一开关、所述第二开关、所述第三开关及所述第四开关的开启与闭合。

4.如权利要求3所述的信号调节电路，其特征在于：所述开关控制电路包括一或门及一非门，所述或门的两个输入端分别与所述第一开关及所述第二开关相连，所述或门的输出端与所述非门的输入端相连，所述非门的输出端与所述第三开关相连，所述第三开关为所述数据驱动器的开关，所述数据驱动器在所述第三开关为高电平时工作。

5.如权利要求3所述的信号调节电路，其特征在于：所述第一差分信号输入端通过所述第四开关与所述时间检测器的一正相输入端相连，所述第二差分信号输入端通过所述第四开关与所述时间检测器的一反相输入端相连，所述时间检测器的一输出端与所述放大器的一输入端相连，所述放大器的一输出端通过所述第一开关与所述第一比较器的一正相输入端及所述第一电容的一端相连，所述第一电容的另一端接地，所述放大器的输出端还通过所述第三开关与所述第一比较器的一反相输入端相连，所述放大器的输出端通过所述第二开关与所述第二比较器的一反相输入端及所述第二电容的一端相连，所述第二电容的另一端接地，所述放大器的输出端还通过所述第三开关与所述第二比较器的一正相输入端相连。

6.如权利要求5所述的信号调节电路，其特征在于：所述第一比较器的一输出端与所述第二比较器的一输出端分别与所述数字编码器的两输入端相连，所述第一比较器的输出端与所述第二比较器的输出端分别与所述数字编码器的两输入端相连。

7.如权利要求6所述的信号调节电路，其特征在于：所述数字编码器的输出端与所述数据驱动器的控制端相连，所述数字编码器将所述第一比较器与所述第二比较器输出的比较结果进行编码，并输出用于调节输出信号上升下降时间的调节信号至所述数据驱动器的控制端。

8.如权利要求7所述的信号调节电路，其特征在于：所述第一数据输入端与所述数据驱动器的一正相输入端相连，所述第二数据输入端与所述数据驱动器的一反相输入端相连，所述数据驱动器的输出端通过所述第一输出端与所述时间检测器的正相输入端相连，并通过所述第二输出端与所述时间检测器的反相输入端相连。