[实用新型]通用硬件平台系统的晶振电路

说明书

技术领域

本实用新型涉及一种通用硬件平台的晶振电路，特别涉及在各种电子控制中应用的通用硬件平台系统的晶振电路。

背景技术

目前，晶振电路是硬件平台系统的重要组成部分，硬件平台系统是将一系列的微处理器、存储器按照一个要求设计出的电路控制电路系统。而通用硬件平台系统就是基于传统的硬件平台来实现共通的功能。也就是说设计一个通用硬件平台系统用于为多种装置提供控制电路，而不用针对每个装置都要重新设计。

晶振电路一般是晶体振荡器的简称。它用一种能把电能和机械能相互转化的晶体在共振的状态下工作，以提供稳定、精确的单频振荡。在通常工作条件下，普通的晶振频率绝对精度可达百万分之五十，而高级的精度更高。晶振在数字电路中的基本作用是提供一个时序控制的标准时刻，同时数字电路的工作是根据电路设计，在某个时刻专门完成特定的任务。

因此，晶振的作用是为系统提供基本的时钟信号。通常一个系统共用一个晶振，便于各部分保持同步。有些通讯系统的基频和射频使用不同的晶振，而通过电子调整频率的方法保持同步。晶振通常与锁相环电路配合使用，以提供系统所需的时钟频率。如果不同子系统需要不同频率的时钟信号，可以用与同一个晶振相连的不同锁相环来提供。电路中，为了得到交流信号，可以用RC、LC谐振电路取得，但这些电路的振荡频率并不稳定。在要求得到高稳定频率的电路中，必须使用石英晶体振荡电路，广泛应用在通讯、时钟、手表、计算机等需要高稳定信号的场合。

然而、受到现有驱动电路驱动能力的限制，使得现有晶振电路起振及稳定振荡的可靠性均较低。这种晶振电路用在通用的硬件平台上会造成平台的工作能力降低，适应性和可靠性降低。

发明内容

本实用新型就是鉴于上述问题而完成的，其目的是在于提供一种通用硬件平台系统的晶振电路，其是一种结构简单、可靠性高的晶振电路，适用于通用硬件平台系统中，以提高该平台系统的环境适应能力。

本实用新型涉及的一种通用硬件平台系统的晶振电路，被与其连接的驱动电路驱动，其特征在于：包括一个输入端子、一个输出端子、晶振元件、两个负载电容和接地端，其中，上述晶振元件的两端分别连接到上述输入端子和上述输出端子上，上述晶振元件的两端各与一个上述负载电容的一端连接，两个上述负载电容的另一端接地。

本电路结构简单，在电路的晶振元件的两端并联了两个电容，作用是使晶振回路的等效阻抗变小，来降低晶振的起振条件，从而有效地提高了电路的可靠性。

相对于传统的通用硬件平台系统的晶振电路来说，本实用新型的通用硬件平台系统的晶振电路在驱动电路的驱动能力一定的情况下，增大了最大晶振负载与所驱动阻抗之间的余量，使得使用本晶振电路的通用硬件平台系统与传统的通用硬件平台系统相比振荡更加稳定，实用性更强，并可充分保证该通用硬件平台系统在很多恶劣的环境下也能够稳定地振荡，从而能够确保整个通用硬件平台系统的工作更加稳定和完整。

附图说明

图1为表示本实用新型的通用硬件平台系统的晶振电路的电路图。

图2为表示本实用新型所适用的通用硬件平台系统的整体方框图。

附图标记说明：

X1-输入端子；X2-输出端子；Y1-晶振元件；C3-负载电容；C5-负载电容；1-供电模块；2-键盘输入显示单元；3-键盘输入显示单元；4-LPC处理器下载模块；5-补充功能模块；6-晶振电路和复位电路；7-CPLD下载模块；8-LPC处理器模块；9-CPLD模块；10-多功能输入输出模块；11-IIC总线；12-RS232总线；13-RS422总线；14-LAN总线；15-IIC总线；16-主板总线；17-读信号；18-写信号。

具体实施方式

以下，结合附图对本实用新型的结构和操作过程进行更具体的说明。

图1所示为本实用新型的通用硬件平台系统的晶振电路的电路图。

如图1所示，本实用新型中的晶振电路包括输入端子X1、输出端子X2、晶振元件Y1、负载电容C3、负载电容C5和接地端。本晶振电路中的晶振元件Y1的输入端子X1和输出端子X2分别与负载电容C3和负载电容C5的一端相连接。负载电容C3和负载电容C5的另外一端分别接地。即，相当于在晶振电路中的晶振元件Y1的两端并联了两个负载电容C3和C5，这样的作用是使晶振回路的等效阻抗变小，降低了晶振的起振条件，从而能够有效提高晶振电路的可靠性。

其中，晶振元件Y1可以是石英晶体振荡器等晶振元件。