[实用新型]片上终端电阻和校准环路

说明书

技术领域

本实用新型涉及一种标准电路，特别涉及一种片上终端电阻和校准环路。

背景技术

ODT校准是一项涉及校准终端电阻从而减少并优化信号反射的技术。通过ODT校准能够建立最佳终端电阻值，以补偿处理和运行条件中的差异。经校准的ODT值能可大幅减少不必要的信号反射，同时最大程度上衰减因增加电阻负载而引起的信号摆幅。所产生更加干净的数据信号能够实现更高的数据率。

ODT校准一般都需要一个外接精准电阻，将ODT电阻器网络的电压降与精准电阻的电压降进行比较，控制器通过调节电阻器网络，以达到近似外部参考电阻的阻抗值。在不同的应用场合里，需要的终端电阻阻值是不同的(常见的45欧姆和50欧姆)，终端电阻的连接形式也不尽相同(连接到地或电源)。现有技术的不足之处在于对不同阻值和连接形式的终端电阻值需要有不同的校准环路，不利于减小电路面积和降低功耗；图1a、图2a介绍了两种现有的校准环路。

图1a为现有的SATA电路中50欧姆终端电阻和校准环路结构：减法器101输入信号为电源电压VDD和0.5V电压信号S2，减法器101的输出端连接在比较器103的负相端；终端电阻100的输入信号为电源电压VDD、使能信号S3和105传送的编码，输出端连接在比较器103的正相端(同时也是10mA电流源102的正端)；比较器103的输出端连接在缓冲器104的输入端，104的输出端连接在105的输入端；105的输出端连接在100的输入端；其中100的具体结构如图1b所示：信号S3、S6、S7、S8、S9分别接在P型MOS管PM4、PM3、PM2、PM1、PM0的栅极；R0～R4分别和PM0～PM4的漏极相连，串联组成5条支路，这5条支路并联在一起，信号S4连接在所有PM0～PM4的源极，S5连接在R0～R4的公共点上；

50欧姆校准环路的工作原理：减法器101对1.2V电源电压和0.5V的S2信号求差，所以比较器103的负相端输入电压为0.7V；100流过的电流为10mA，当100的电阻值小于/等于/大于50欧姆时，比较器103的正相端电压大于/等于/小于0.7V；当103正相端电压大于负相端电压时，输出为高电平1，否则为低电平0；

假设有限状态机105在上电时的初始化编码是0000，根据100的结构可以看出，这时100五条支路全部打开，所以总体并联电阻最小(＜50欧姆)，流过100的10mA电流产生的压降小于500mV，所以比较器103的输出为1，促使有限状态机105的编码加1，100中某条支路会被关闭，电阻值增大。R0＝2R1＝4R2＝8R3＝16R4，打开或关闭不同的支路对100的电阻值得影响是不相等的，当编码从0000至1111变化的工程中，100的电阻值不断上升；在某一确定的编码下，100的电阻值等于或略大于50欧姆，这时比较器103的输出为0，105的输出保持不变；100实现了50欧姆的对电源电压电阻的作用。

图2a为现有的USB2.0电路中45欧姆终端电阻和校准环路：减法器201输入信号为电源电压VDD和0.4V电压信号S15，减法器201的输出端连接在比较器203的正相端；终端电阻200的输入信号为使能信号S10和205传送的编码，输出端连接在比较器203的负相端(同时也是8.9mA电流源202的负端)；比较器203的输出端连接在缓冲器204的输入端，204的输出端连接在205的输入端；205的输出端连接在200的输入端；其中200的组成结构如图2b：信号S10、S14、S13、S12、S11分别接在反相器206、207、208、209、210的输入端，206、207、208、209、210的输出端分别接在N型MOS管NM4、NM3、NM2、NM1、NM0的栅极；R5～R9分别和NM0～NM4的漏极相连，串联组成5条支路，这5条支路并联在一起，信号S17连接在所有NMOS管的源极，S16连接在R5～R9的公共点上；

45欧姆校准环路的工作原理：减法器201对1.2V电源电压和0.4V的S15信号求差，所以比较器203的负相端输入电压为0.8V；200流过的电流为8.9mA，当200的电阻值小于/等于/大于45欧姆时，比较器203的负相端电压小于/等于/大于0.8V；当203正相端电压大于负相端电压时，输出为高电平1，否则为低电平0；