[实用新型]一种电源模块和供电系统有效

专利信息
申请号: 201120259776.7 申请日: 2011-07-21
公开(公告)号: CN202160099U 公开(公告)日: 2012-03-07
发明(设计)人: 刘瑞 申请(专利权)人: 中兴通讯股份有限公司
主分类号: H02M1/32 分类号: H02M1/32
代理公司: 北京派特恩知识产权代理事务所(普通合伙) 11270 代理人: 蒋雅洁;程立民
地址: 518057 广东省深圳市南山*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 电源模块 供电系统
【说明书】:

技术领域

实用新型涉及集成电路(IC,Integrated Circuit)技术领域,尤其涉及一种具有双重过流点的电源模块和供电系统。

背景技术

由于目前通讯专用的大型IC,如中央处理器(CPU,Central Processing Unit)、数字信号处理(DSP,Digital Signal Processor)等器件的晶体管数量越来越多,由晶体管数量决定的芯片供电电压(VCC)和地(GND)之间的等效阻抗也越来越小,部分芯片甚至可以达到1欧姆(Ω)左右;器件电源和地之间的寄生电容也越来越大。

另外,随着器件运行频率的增加,这些器件所消耗的静态电流以及动态电流也呈急速上升的趋势,大型芯片核心(Core)电源的目标阻抗达到10毫欧(mΩ)的情况已经比较常见,为了满足如此低的目标阻抗,芯片的去耦电容数量也达到了新高,比如:某常用的DSP芯片要求芯片侧和电源侧总共要达到3000微法(μF)的电容量。

以上这两个因素造成了在器件上电的一瞬间,将会有很大的浪涌电流产生。而在器件上电过程结束后,器件所需要的电流却会保持在一个比较低的水平。如图1所示,图1为大型IC芯片上电及正常工作的电流曲线示意图,在T0时间芯片的电压开始爬升,在T1时间产生了浪涌电流的峰值I1;在T2时间开始加载IC芯片的配置程序,所需电流有所增加;在T3时间配置程序加载完成,芯片开始正常运行,此时电流需求为I2。根据工程经验,I1一般会是I2的两倍以上。

为了保证用电芯片的正常上电和工作,其器件手册(Datasheet)一般会保守的要求按照较大的浪涌电流值I1来选取电源模块,而器件正常工作的电流I2往往在浪涌电流I1的一半以下。由于电源的体积和成本是和输出电流(功率)成正比的,这样就造成了整个系统的空间以及成本的浪费。

目前的电源模块过流点只有一个固定的值,而不能做更灵活的配置,这样在应用过程中就存在很大的限制,只能按照用电芯片的浪涌电流值I1来选取电源模块,这会造成空间和成本的浪费。比如:某电源模块,其最大输出电流为30A,过流点设置为55A,在应用该电源模块的过程中如果用电芯片的浪涌电流达到了60A,那么就只有选择更大功率和体积的电源模块。

实用新型内容

有鉴于此,本实用新型的主要目的在于提供一种电源模块和供电系统,以解决高密度IC芯片的供电模块成本高、占用空间大的问题。

为达到上述目的,本实用新型的技术方案是这样实现的:

本实用新型提供了一种电源模块,包括:霍尔器件、第一比较器、第二比较器和比较器输出控制组件,其中,

所述第一比较器和第二比较器的正输入端分别连接所述霍尔器件的输出电压正端,所述第一比较器和第二比较器的负输入端分别连接所述霍尔器件的输出电压负端,且所述第一比较器的负输入端插入第一电压基准,第二比较器的负输入端插入第二电压基准;

所述第一比较器和第二比较器的输出端分别连接所述比较器输出控制组件的输入端。

所述比较器输出控制组件包括:延时电路、三态缓冲器和反向三态缓冲器,其中,

所述延时电路分别连接所述三态缓冲器和反向三态缓冲器的控制端,所述反向三态缓冲器的输入端连接所述第一比较器的输出端,所述三态缓冲器的输入端连接所述第二比较器的输出端。

所述三态缓冲器和反向三态缓冲器的输出端分别连接所述电源模块供电的用电芯片。

所述延时电路包括相互连接的计时组件和输出信号控制组件,所述输出信号控制组件的输出端连接所述三态缓冲器和反向三态缓冲器的控制端。

本实用新型还提供了一种供电系统,该系统包括相互连接的电源模块和用电芯片,其中,

所述电源模块包括:霍尔器件、第一比较器、第二比较器和比较器输出控制组件,所述第一比较器和第二比较器的正输入端分别连接所述霍尔器件的输出电压正端,所述第一比较器和第二比较器的负输入端分别连接所述霍尔器件的输出电压负端,且所述第一比较器的负输入端插入第一电压基准,第二比较器的负输入端插入第二电压基准;所述第一比较器和第二比较器的输出端分别连接所述比较器输出控制组件的输入端;所述比较器输出控制组件的输出端连接所述用电芯片。

所述比较器输出控制组件包括:延时电路、三态缓冲器和反向三态缓冲器,其中,

所述延时电路分别连接所述三态缓冲器和反向三态缓冲器的控制端,所述反向三态缓冲器的输入端连接所述第一比较器的输出端,所述三态缓冲器的输入端连接所述第二比较器的输出端;

所述三态缓冲器和反向三态缓冲器的输出端分别连接所述用电芯片。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司,未经中兴通讯股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201120259776.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top