[实用新型]一种阵列基板的防静电结构

权利要求书

1.一种阵列基板的防静电结构，其特征在于，包括：

一形成于基板上的短路环；

一组数量与数据线根数相等、可双向分流的第一静电放电保护器件，每个静电放电保护器件具有两个外引端，分别在阵列基板的外围连接一根数据线和短路环；

一组数量与栅线根数相等、可双向分流的第二静电放电保护器件，每个静电放电保护器件具有两个外引端，分别在阵列基板的外围连接一根栅线和短路环；

其中，两相邻第一静电放电保护器件电极相连，两相邻第二静电放电保护器件电极相连；电极连接线和短路环上与该电极连接线相对的位置分别形成有过孔，并通过覆盖于过孔上的像素电极层相连。

2.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述过孔在电极连接线和短路环上与电极连接线相对位置分别呈单排排布。

3.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述电极连接线和短路环上与电极连接线相对位置的过孔数量分别为三个。

4.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述过孔在电极连接线和短路环上与电极连接线相对位置分别呈双排排布。

5.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述第一静电放电保护器件和第二静电放电保护器件结构相同，分别由两个薄膜晶体管组成，第一个薄膜晶体管的源电极与第一个薄膜晶体管的栅电极连接，并形成静电放电保护器件的第一个外引端；第二个薄膜晶体管的源电极与第二个薄膜晶体管的栅电极连接，并形成静电放电保护器件的第二个外引端；第一个薄膜晶体管的漏电级和第二个薄膜晶体管的源电极连接，第一个薄膜晶体管的源电极和第二个薄膜晶体管的漏电级连接；静电放电保护器件的第二个薄膜晶体管的漏电级与与其相邻的静电放电保护器件的第一个薄膜晶体管的源电极连接。

6.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述数据线位于短路环外的部分中间隔分布有与栅线一起形成的数据线，该与栅线一起形成的数据线通过过孔与短路环内数据线相连。