[实用新型]一种新型沟槽结构的功率MOSFET器件

说明书

技术领域

本实用新型涉及一种半导体器件，尤其是一种新型沟槽结构的功率MOSFET器件，属于半导体器件的技术领域。

背景技术

超结（Super Junction）理论和超结结构已经广泛应用于多种功率MOSFET器件当中，尤其是在500V至900V的平面型功率MOSFET器件系列里，已经成为该电压系列产品中的主流，这主要是因为具有超结结构的功率MOSFET对比普通的功率MOSFET，其特征导通电阻（导通电阻与芯片有源区面积的乘积）大大降低，开关速度大幅提升，从而降低了使用该产品的整机系统的功耗，显著提升了能效。

影响现有超结结构功率MOSFET器件耐压能力和稳定性的最重要的条件是构成超结结构的P-N柱的电荷平衡，具体来讲，只有当P柱和N柱中的净电荷相等时，P-N柱才能最充分的耗尽和耐压。而影响P-N柱电荷平衡的直接因素包括P柱与N柱的杂质浓度、形貌。对于电压较低的功率MOSFET器件，为了提高器件的元胞集成度，降低导通电阻，通常采用沟槽形状的元胞结构，如60V至250V的沟槽型功率MOSFET（Trench MOSFET），由于器件的漏源击穿电压（BVdss）不高，因此，制作器件的外延层电阻率比较小，外延层杂质浓度比较高，如果要在此类器件中使用现有P-N柱的超结结构，则也要将P柱的P型杂质浓度掺杂的比较浓才能确保耐压，而较浓掺杂的要求对于现有形成P柱的工艺方法来讲，都具有较大的难度。目前已报道并广泛用于形成超结P-N柱的工艺方法包括多次外延的制造工艺，在此方法中，P柱是通过多次光刻、多次离子注入和高温推结形成的，当P柱的P型杂质越浓时，最终的P柱形貌会非常容易受每次光刻的套准精度和高温推结的影响，从而降低了器件的耐压能力和一致性；另一种用于形成超结P-N柱的工艺方法包括深沟槽外延填充的制造工艺，在此方法中，P柱是通过深沟槽刻蚀和P型外延填充沟槽来形成的，对于具有较大深宽比的沟槽，要在沟槽中填充掺杂浓度高的外延，也是很难实现的。综上所述，上述两种已报道的并广泛用于在高压功率MOSFET器件中形成P-N柱超结结构的工艺方法很难在中低压功率MOSFET器件中实施和推广。

公开号为CN 101246904à的中国专利申请公开了一种《半导体器件及其制造方法》，其附图1为其剖面结构示意图；文件中提出通过多次高能量的离子注入来向两个沟槽结构的元胞之间注入P型杂质离子，其中每次离子注入的能量有所不同，从而通过多次离子注入形成具有一定深度的P柱结构。但所述CN 101246904à公开专利申请具有超结结构的沟槽型功率MOSFET存在以下问题：

1、采用多次大能量离子注入的方式形成P柱，由于注入最大能量的能力是由注入机决定的，而现有常用的注入机的最大注入能量相对有限，因此，P柱的深度无法太深，例如用1.5Mev注入硼离子，深度一般约为3μm左右，这样，P柱的深度就制约了器件的耐压能力。

2、由于器件采用沟槽元胞结构，相邻元胞沟槽间的间距比较小，因此，大能量注入时伴随的侧向注入以及注入后最终的高温推结都会对P柱两侧的沟槽侧壁附近的P型杂质浓度和分布产生较大影响的可能，这样就会给器件的开启电压等参数特性带来较大风险，降低器件的可靠性和一致性。

3、与传统的沟槽型功率MOSFET器件一样，其沟槽底部区域仍然位于N型外延层当中，具体来讲，是沟槽中所填充的栅极导电多晶硅的底部仍然位于N型外延层当中，而且导电多晶硅与N型外延层之间的绝缘栅氧化层厚度一致并且较薄，因此，当器件在导通或关闭过程中栅漏之间的充电或放电电荷Qgd与传统的沟槽型功率MOSFET的Qgd相比，并未得到明显改善，这样，器件的开关速度和开关损耗也并未得到改善。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种新型沟槽结构的功率MOSFET器件，其导通电阻低，栅漏电荷Qgd小，开关速度快、开关损耗低，工艺简单及成本低廉。

按照本实用新型提供的技术方案，所述新型沟槽结构的功率MOSFET器件，在所述MOSFET器件的俯视平面上，包括位于半导体基板的元件区和终端保护区，所述终端保护区位于元件区的外圈，且终端保护区环绕包围元件区；元件区内包括若干规则排布且相互平行并联设置的元胞；在所述MOSFET器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间包括第一导电类型衬底及邻接所述第一导电类型衬底的第一导电类型外延层，第一导电类型外延层内的上部设有第二导电类型层；其创新在于：