[实用新型]延时单元电路

说明书

技术领域

本实用新型涉及集成电路领域，具体而言，涉及一种延时单元电路。

背景技术

随着工艺的进步，集成电路的发展趋势是集成度越来越高，功耗越来越低。多芯片集成和低电源电压将会使芯片遭受越来越严重的噪声干扰。设计抗噪声抗干扰的电路已经成为了设计者必须面对的难题。许多IC芯片都需要使用延时电路。延时电路一般由一个或多个的延时单元组合而成，传统的延时单元由电阻和电容搭配，来获得所需要的RC延迟，然而一般受电源和地的噪声影响较大。

实用新型内容

本实用新型提供一种延时单元电路，用以抑制电源和地噪声对延时准确度的影响。

为达到上述目的，本实用新型提供了一种延时单元电路，其包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一电容、第二电容、反相器、第一滤波电路和第二滤波电路，其中

第一PMOS管的源极与电源VDD相连接，第一PMOS管的漏极与第二PMOS管的源极相连接，第一PMOS管的栅极与输入电压Vin相连接；

第二PMOS管的栅极与第一滤波电路相连接，第二PMOS管的漏极分别与第二NMOS管的漏极和公共连接点相连接；

第二NMOS管的漏极与公共连接点相连接，第二NMOS管的栅极与第二滤波电路相连接，第二NMOS管的源极与第一NMOS管的漏极相连接；

第一NMOS管的栅极与输入电压Vin相连接，第一NMOS管的源极接地；

第一电容的第一端与公共连接点相连接，第一电容的第二端与电源VDD相连接；

第二电容的第一端与公共连接点相连接，第二电容的第二端接地；

反相器的输入端与公共连接点相连接。

较佳的，第一滤波电路包括：第一电阻和第三电容，其中

第一电阻的第一端接地，第一电阻的第二端与第三电容的第一端相连接，第三电容的第二端与电源VDD相连接，第三电容的第一端与第二PMOS管的栅极相连接。

较佳的，第二滤波电路包括：第二电阻和第四电容，其中

第二电阻的第一端与电源VDD相连接，第二电阻的第二端与第四电容的第一端相连接，第四电容的第二端接地，第四电容的第一端与第二NMOS管的栅极相连接。

较佳的，第三电容与第一电容、第一电阻与第二PMOS管、第四电容与第二电容、第一电阻与第一NMOS管分别在同一量级上取值。

在上述实施例中，当电源和地产生噪声时，由于第一滤波电路的存在，会过滤掉噪声，使得上升沿延时受噪声影响减小；同理，第二滤波电路也会使下降沿延时受噪声影响减小，从而抑制了电源和地噪声对延时准确度的影响。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型一实施例的延时单元电路示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

图1为本实用新型一实施例的延时单元电路示意图。如图1所示，该延时单元电路包括：第一PMOS管MP0、第二PMOS管MP1、第一NMOS管MN0、第二NMOS管MN1、第一电容C0、第二电容C1、反相器I0、第一滤波电路和第二滤波电路，其中

第一PMOS管MP0的源极与电源VDD相连接，第一PMOS管MP0的漏极与第二PMOS管MP1的源极相连接，第一PMOS管MP0的栅极与输入电压Vin相连接；

第二PMOS管MP1的栅极与第一滤波电路相连接，第二PMOS管MP1的漏极分别与第二NMOS管MN1的漏极和公共连接点相连接；

第二NMOS管MN1的漏极与公共连接点相连接，第二NMOS管MN1的栅极与第二滤波电路相连接，第二NMOS管MN1的源极与第一NMOS管MN0的漏极相连接；

第一NMOS管MN0的栅极与输入电压Vin相连接，第一NMOS管MN0的源极接地；

第一电容的第一端与公共连接点相连接，第一电容的第二端与电源VDD相连接；