[实用新型]一种编码器的高倍高速细分器

说明书

技术领域

本实用新型涉及一种细分器，特别是涉及一种编码器的高倍高速细分器。 

背景技术

现有技术中，中国专利申请号200910188342.X提供了一种“高速正余弦细分装置”，它将所有的模块均集成在FPGA的器件中，装置结构简单，操作方便。但也受到一些限制，如补偿较困难，难于进行更复杂的计算，因此，难于提高精度和速度。 

中国专利申请号200910188345.3提供的“正余弦输出型编码器本身精度补偿系统”和中国专利申请号200910188341.5提供的“正余弦编码器在线实际误差补偿系统”，两者都是针对特定的正余弦编码器对其精度或误差进行补偿的系统。所以，适用范围比较窄。 

中国专利申请号201010555912.7公开了“对位置传感器的正余弦信号细分和数据编码的装置及实现方法”，它利用FPGA器件完成计算和数据编码，运用DSP完成合成运算，最终输出转子绝对位置值。其电路较复杂，信号处理步骤迂回繁琐，实用性较差。 

发明内容

本实用新型的目的在于提供一种编码器的高倍高速细分器，能够克服上述现有技术中的不足，其结构简单，速度又较快，精度较高，实用性较好。 

为了达到上述目的，本实用新型的技术方案是： 

一种编码器的高倍高速细分器，它包括输入端与所述编码器输出端连接的信号预处理模块，与信号预处理模块输出端连接的模数转换模块和信号整形模块，与模数转换模块和信号整形模块输出端连接的DSP模块；作为优选，所述编码器输出的正余弦信号和一周信号，经过信号预处理模块 的滤波、增强信号稳定及放大处理后输出正余弦差分信号送入模数转换模块和信号整形模块内，信号整形模块将正余弦差分信号整形为脉冲信号送进DSP模块内，模数转换模块将模拟信号转换成数字信号输入DSP模块内，DSP模块接收到信号后进行滤波、精度补偿、细分、误差补偿、累积计数及求和，求出最终的绝对位置值。 

本实用新型的细分器具有比较突出的进步。 

如上述本实用新型的结构，它只包括信号预处理模块、信号整形模块、模数转换模块和DSP模块。结构比较简单，容易制造，成本低廉。 

如上述本实用新型的结构，因为它包括信号预处理模块。由编码器输入的信号首先由该信号预处理模块滤去干扰信号，再使其信号稳定和放大，为后续的DSP模块提供了比较精确的真实的信号，也就是为提高精度奠定了基本条件。 

如上述本实用新型的结构，因为它包括DSP模块，由一块DSP模块完成了精度补偿、误差补偿、细分、累积计数及求和，求出了最终的绝对位置值。所以，虽然本实用新型的细分器结构比较简单，但精度和误差都得到了补偿。因此，本实用新型的细分器的精度可以达到16位，它的最大细分倍数可以达到2的16次幂，即65536倍。 

如上述本实用新型的结构，因为它由一块DSP模块就完成了细分、累积计数和求和。所以它的速度较快，于1.2μs的时间就可以获得所需求的精确的转子位移值。 

本实用新型具有较强的实用性和灵活性。因为，如上述本实用新型的结构，它所包括的模块容易集成一IC卡，使用方便灵活，比较实用；且，它所包括的各个模块可以根据需要选择模块的功能，以能够适用不同类型的编码器。 

附图说明

图1是本实用新型细分器的一实施例的结构示意图； 

图2是本实用新型细分器内所包括的DSP模块的具体结构示意图。 

具体实施方式

下面结合附图进一步说明本实用新型细分器的结构特征。 

如图1所示，本实用新型的细分器包括输入端与所述编码器1输出端连接的信号预处理模块2，与信号预处理模块2输出端连接的模数转换模块3和信号整形模块5，与模数转换模块3和信号整形模块5输出端连接的DSP模块4。在本实施例中，所述编码器是正余弦编码器，它输出正余弦信号和一周信号。 

在本实施例中，所述信号预处理模块2内包括滤波器、跟随器和差分放大器。其中滤波器用于对正余弦信号和一周信号进行滤波，滤除各类噪声及干扰信号；跟随器用于增强正余弦信号和一周信号的稳定性并使输入输出信号供电位；差分放大器用于对正余弦信号和一周信号进行差分放大处理。该模块中的放大速度可在10V/μs～42V/μs之间选择，放大倍数可根据所需要的自行选择，只要将差分放大器的放大速度与后续模块的采样速率相匹配即可。