[实用新型]总线式测试节点链系统

说明书

技术领域

本实用新型属于超大规模集成电路设计、测试技术领域，涉及一种用于测试的串行电路，具体涉及一种总线式测试节点链系统。

背景技术

在集成电路芯片的设计过程中，工程师通常会根据需要在关键的节点附近留下测试金属点(Test-pad)，这些测试金属点在芯片制造过程时，可以使其裸露在晶圆表面。在芯片测试过程时，测试工程师可以使用测试探针，直接探测这些测试金属点来观察芯片内部关键节点的信号状态，以便对芯片静态和动态行为进行观测和调试，提高调试效率和准确性，缩短调试周期和产品的整体开发周期。

通常情况下，实现这种可测试设计的原理图如图1所示。

S1，S2，S3...Sn是待测节点，TP是测试金属点，中间有一个驱动器。驱动器的主要功能是隔离测试金属点和待测节点，同时也提供一定的驱动能力，以便观察信号。

随着电路设计越来越复杂，需要观察的节点(待测节点)也越来越多。就出现了以下问题：

(1)在设计阶段实现这种可测性也越来越复杂。一方面需要考虑每一个测试金属点的大小以使得测试探针能够插入，这个消耗设计时间，也消耗芯片的布线资源；另一方面需要考虑每一个测试金属点在芯片上的位置以使得测试探针方便插入，如果布局不够合理(比如两个测试金属点距离太近)，测试探针有可能无法插入或者很难操作。

(2)在测试阶段也越来越麻烦。为了观察不同的信号，经常需要使用高倍显微镜在各个测试引脚之间切换测试探针，这种切换测试探针的过程难度很高，也大量消耗测试时间。

实用新型内容

本实用新型提供一种总线式测试节点链系统，以解决背景技术中介绍的实现这种可测试时在设计和测试中现存的复杂问题。

本实用新型的技术方案如下：

总线式测试节点链系统，针对N个待测节点，该总线式测试节点链系统包括分别连接至N个待测节点的N个测试信号驱动器和用以选通所述N个测试信号驱动器的测试移位控制器；所述测试信号驱动器包括寄存器和三态缓冲器，所述测试移位控制器的输出端通过串行时钟信号线和串行移位数据线依次串接各个测试信号驱动器的寄存器，所述三态缓冲器具有信号输入端、数据选通端、信号输出端，其中，信号输入端接至该测试信号驱动器相应的待测节点，数据选通端与相应的寄存器的串行移位数据输出端连接；N个三态缓冲器的信号输出端均接至测试信号总线，所述测试信号总线的末端设置最终测试金属点，作为测试探针的插入口(这样就可以将芯片中所有的待测节点选通到一个测试信号总线上，然后驱动到一个最终的测试金属点上)。

上述总线式测试节点链系统的每一个测试信号驱动器内的时钟信号线上均设置时钟信号驱动器。通常情况下，这是一个比较小的信号驱动器。

在上述测试信号总线的最末端还设置有信号驱动器。通常情况下，是一个比较大的信号驱动器。

上述最终测试金属点由芯片最顶层金属构成；在制造测试晶圆时使用最顶层金属和次顶层金属过孔的掩膜版定位测试金属点的位置，并在芯片钝化层上开测试孔，以便测试探针插入。

本实用新型具有以下优点：

1.通过把许多分散的测试节点信号串接成链，可共用一个大尺寸的测试接口(最终测试金属点)，减少了片上测试金属点的数量，从而节省了顶层金属布线通道。

2.由于最终测试金属点尺寸加大，降低了在芯片测试调试时探针对针的难度，增加接触的可靠性，提高测试信号质量。

3.通过移位控制器可以方便的切换多个信号用以观测待测节点信号，减少了频繁的对针工作，提高了调试效率，进而缩短了产品调试开发周期。

附图说明

图1为目前芯片中测试金属点与待测节点的示意图。

图2为本实用新型结构原理示意图。

图3为本实用新型中一个测试信号驱动器的结构原理图。

图4为对于使用测试引脚完成可测试设计时的移位控制器的工作原理图。

图5是对于使用测试引脚完成可测试设计时的移位控制器的工作时序图。

图6是对于使用测试命令完成可测试设计时的移位控制器的工作原理图。

具体实施方式

整个测试系统由测试移位控制器(TP_SHIFT_MASTER)，测试信号驱动器(TP_DRIVER)，最终测试金属点(HUGE_TP)，测试信号总线(Huge test-pad signal)构成。

其中测试信号驱动器的原理图如图3所示。