[实用新型]基于FPGA技术的高速实时数据采集系统

说明书

技术领域

本实用新型涉及数据采集技术领域，特别是一种基于FPGA技术的高速实时数据采集系统。

背景技术

随着科学技术的不断发展和进步，人们对数据采集的速率提出了越来越高的要求，尤其是在地质勘探、医疗器械、雷达和测控等特殊领域。

传统的数据采集系统诸如晶体振荡器加移位和滤波电路的模拟方式、以及AD控制和数据的转存通过微处理器来控制的方式，显然不能满足现有数据采集的需要。

因此，现有技术有待于改进和提高。

发明内容

有鉴于此，本实用新型的目的是提供一种可实现高速实时地实现采集数据的传输与存储的基于FPGA技术的高速实时数据采集系统。

为达到上述目的，本实用新型所采用的技术方案是：一种基于FPGA技术的高速实时数据采集系统，包括，一信号源，用于输出模拟信号给模数转换器；

一低通信号滤波器，连接于所述的信号源和模数转换器之间，用于消除信号源所输出信号中的高频噪声；

一模数转换器，用于将信号源输出的模拟信号转换成可编译的数据信号并输出；

一现场可编程门阵列FPGA芯片，用于存储模数转换器输出的数字信号并控制数字信号的输入与输出；所述的现成可编程门阵列FPGA芯片包括：组成兵乓工作模式的用于缓存数据的第一双扣随机存取存储器DPRAM和第二双口随机存取存储器DPRAM，以及用于对第一DPRAM或第二DPRAM进行读写控制的逻辑控制模块；所述的逻辑控制模块包括：输入数据流选择单元，用于等时地将模数转换器输出的数字信号分配到第一DPRAM或第二DPRAM；输出数据流选择单元，用于等时地选择输出第一DPRAM或第二DPRAM中的数字信号流给数据流运算处理模块，以及用于根据模数转换器的状态来控制数据流运算处理模块的运行的运算处理控制单元；

一数据流运算处理模块即数据信号处理器DSP，与现场可编程门阵列FPGA芯片通过串行外围设备接口SPI和外部村粗气接口EMIF相连接，用于对FPGA芯片所输出的数字信号流进行信号处理。

本实用新型的有益效果是：由于采用上述技术方案，在现场可编程门阵列FPGA芯片内部集成两块DPRAM及控制逻辑模块，保证时钟的稳定，防止毛刺出现；还由于DPRAM具有因两套互不干扰的输入输出端口，在切换输入输出时钟时有利于保持始终的纯净、稳定的优点。本实用新型设计合理，可简便而有效地实现数据实时传输与存储，有积极的实用价值。

附图说明

附图1为本实用新型基于FPGA技术的高速实时数据采集系统的原理方框图。

图中各标号分别是：（1）信号源，（2）低通信号滤波器，（3）模数转换器，（4）现场可编程门阵列FPGA芯片，（5）第一DPRAM，（6）第二DPRAM，（7）逻辑控制模块，（8）输入数据流选择单元，（9）输出数据流选择单元，（10）运算处理控制单元，（11）数据流运算处理模块。

具体实施方式

下面结合附图对本实用新型作进一步的详细说明：

参看图1，本实用新型一种基于FPGA技术的高速实时数据采集系统，包括，一信号源1，用于输出模拟信号给模数转换器3；

一低通信号滤波器2，连接于所述的信号源1和模数转换器3之间，用于消除信号源1所输出信号中的高频噪声；

一模数转换器3，用于将信号源1输出的模拟信号转换成可编译的数据信号并输出；

一现场可编程门阵列FPGA芯片4，用于存储模数转换器3输出的数字信号并控制数字信号的输入与输出；所述的现成可编程门阵列FPGA4芯片包括：组成兵乓工作模式的用于缓存数据的第一双扣随机存取存储器DPRAM5和第二双口随机存取存储器DPRAM6，以及用于对第一DPRAM5或第二DPRAM6进行读写控制的逻辑控制模块7；所述的逻辑控制模块7包括：输入数据流选择单元8，用于等时地将模数转换器3输出的数字信号分配到第一DPRAM5或第二DPRAM6；输出数据流选择单元9，用于等时地选择输出第一DPRAM5或第二DPRAM6中的数字信号流给数据流运算处理模块11，以及用于根据模数转换器3的状态来控制数据流运算处理模块11的运行的运算处理控制单元10；

一数据流运算处理模块11即数据信号处理器DSP，与现场可编程门阵列FPGA芯片4通过串行外围设备接口SPI和外部村粗气接口EMIF相连接，用于对FPGA芯片所输出的数字信号流进行信号处理。

以上所述，仅是本实用新型一种较佳实施例而已，并非对本实用新型的技术范围作任何限制，凡是依据本实用新型的技术实质对上面实施例所作的任何细微修改、等同变化与修饰，均仍属于本实用新型技术的范围内。