[实用新型]高速跳频宽带频率合成器

权利要求书

1.高速跳频宽带频率合成器，包括有接口与FPGA控制电路单元(1)，锁相环电路单元(2)，环路滤波器、压控振荡器与缓冲放大器电路单元(3)，射频开关与射频输出接口单元(4)，依次设置于印制电路板上，连同屏蔽罩(5)相结合构成一个整体，其特征是：

所述接口与FPGA控制电路单元(1)包括有1个J1控制接口(1.2)和1个U1 FPGA大规模可编程阵列(1.1)；且J1控制接口(1.2)的第18、19、20、22脚，依次分别与U1 FPGA大规模可编程阵列(1.1)的第60、43、42、65脚相连接。

2.如权利要求1所述的高速跳频宽带频率合成器，其特征是：

所述锁相环电路单元(2)包括有U2锁相环芯片(2.1)和U3锁相环芯片(2.2)，构成3个独立锁相环PLL1、PLL2、PLL3；且U2锁相环(2.1)的第6、7、8、20、10脚依次分别与U1 FPGA大规模可编程阵列(1.1)的第3、2、99、95、98脚对应相连接；U3锁相环(2.2)的第6、7、8、10、20脚依次分别与U1 FPGA大规模可编程阵列(1.1)的第85、84、83、82、74脚对应相连接。

3.如权利要求1所述的高速跳频宽带频率合成器，其特征是：

所述环路滤波器、压控振荡器与缓冲放大器电路单元(3)包括有Z1、Z2一本振环路滤波器(3.1)，VCO1、VCO2一本振压控振荡器(3.2)，U4、U5一本振缓冲放大器(3.3)，Z3二本振环路滤波器(3.4)，VCO3二本振压控振荡器(3.5)，U6二本振输出放大器3.6)，其中：

Z1一本振环路滤波器(3.1)的第1、2脚分别与U2锁相环电路(2.1)的第1脚和VCO1一本振压控振荡器(3.2)的第2脚对应相连接，而VCO1一本振压控振荡器(3.2)的第10、14脚分别与U2锁相环电路(2.1)的第4脚和U4一本振缓冲放大器(3.3)的第1脚对应相连接；

Z2一本振环路滤波器(3.1)的第1、2脚分别与U3锁相环电路(2.1)的第1脚和VCO2一本振压控振荡器(3.2)的第2脚对应相连接，而VCO2一本振压控振荡器(3.2)的第10、14脚分别与U3锁相环电路(2.1)的第4脚和U5一本振缓冲放大器(3.3)的第1脚对应相连接；

Z3二本振环路滤波器(3.4)的第1、2脚分别与U3锁相环电路(2.1)的第18脚和VCO3二本振压控振荡器(3.5)的第2脚对应相连接，而VCO3二本振压控振荡器(3.2)的第10、14脚分别与U3锁相环电路(2.1)的第13脚和U6一本振缓冲放大器(3.6)的第1脚对应相连接。

4.如权利要求1所述的高速跳频宽带频率合成器，其特征是：

所述射频控制开关与射频输出接口单元(4)包括有K1、K2和K3射频开关(4.1)，Z4一本振射频输出滤波器(4.2)，J2一本振射频输出接口(4.3)，Z5二本振射频输出滤波器(4.4)，J3二本振射频输出接口(4.5)，其中：

K1、K2和K3射频开关(4.1)的第1、2脚同时与U1 FPGA大规模可编程阵列(1.1)的第91、90脚对应相连接；

K1射频开关(4.1)的第3、5脚分别与K3射频开关(4.1)的第5脚和U4一本振缓冲放大器(3.3)的第4脚对应相连接；

K2射频开关(4.1)的第3、8脚分别与K3射频开关(4.1)的第8脚和U5一本振缓冲放大器(3.3)的第4脚对应相连接；

K3射频开关(4.1)的第3脚与Z4一本振射频输出滤波器(4.2)的第1脚相连接；

Z4一本振射频输出滤波器(4.2)的第2脚与J2一本振射频输出接口(4.3)的第5脚相连接；

Z5二本振射频输出滤波器(4.4)的第1、2脚分别与U6一本振缓冲放大器(3.6)的第4脚和J3二本振射频输出接口(4.5)的第5脚相连接。