[实用新型]发送设备、接收设备和传输系统

说明书

技术领域

本公开涉及一种发送设备、接收设备和传输系统。 

背景技术

随着信息量的增加，要求提高信号处理LSI（大规模集成电路）之间的接口的传输速度。 

为了满足该要求，采用诸如多路并行信号处理、提高接口的时钟频率、降低信号的电压等技术。然而，对于上面刚刚描述的技术，噪声耐受性降低，导致难以正确地发送数据。 

此外，在与要求抑制功耗相关的接口，诸如移动设备的信号处理LSI之间的接口中，不要求这样提高传输速度，而促进电压的降低，且难以正确地发送数据。 

为了解决上面描述的这些问题，已经进行了传输信道的电性能的改善，诸如CDR（时钟数据恢复）电路或者均衡器的性能的改善，并且还采用由接收端校正由噪声造成的错误的纠错码。作为纠错码，可以采用里德-所罗门（Reed-Solomon）码等。在接收端的LSI中，可以执行纠错码的解码处理以在某种程度上校正数据错误。 

Serial ATA:High Speed Serialized AT Attachment Revision 1.0a（2003年1月7日）列为现有技术的非专利文献。 

实用新型内容

在普通的LSI之间的接口中，即使在LSI之间采用多条传输线，通常仍利用同一单个传输路径发送具有附加到其的纠错码的由传输数据构成的一个码字的数据。因此，如果一个码字中出现的位错误的数目超过校正能力（该校正能力取决于纠错码的位数），则该错误不能校正，导致数据丢失。取决于系统，检测校正中的故障并执行数据重发。 

信号处理LSI之间的接口要求的传输能力在加速提高，并且这使得很可 能发生传输错误，并且难以保证足够重发数据的传输频带 

因此，希望提供可以在提高数据的传输速度的同时增强纠错能力的发送设备、接收设备和传输系统。 

根据所公开技术的第一实施例，提供了发送设备，包括：纠错码计算部件，适配为根据作为信息字的传输对象的数据来计算纠错码；划分部件，适配为将构成通过将由纠错码计算部件的计算而确定的纠错码附加到传输对象的数据而获得的码字的编码数据以每预定数量为单位分配到多条传输线；以及多个传输部件，与多条传输线对应地提供，并且适配为通过传输线将由划分部件分配的编码数据发送到接收设备。 

发送设备可以配置为使得划分部件将具有预定值的填充数据分配到向其分配比其它传输线更少量的编码数据的任意传输线，使得分配等于向其它传输线的编码数据的分配量的编码数据量，并且与向其分配了填充数据的传输线对应地提供的发送部件紧接着编码数据发送填充数据。 

在该情况下，划分部件以从纠错码计算部件提供编码数据的顺序，向传输线中的不同传输线分配构成同一码字的编码数据。 

根据所公开技术的第二实施例，提供了接收设备，包括：多个接收部件，与多条传输线对应地提供，并适配为接收从根据作为信息字的传输对象的数据计算纠错码的发送设备发送的编码数据，将构成通过将由计算确定的纠错码附加到传输对象的数据而获得的码字的编码数据以每预定数量为单位分配到多条传输线，以及发送分配到该传输线的编码数据；耦合部件，适配为基于由多个接收部件接收到的编码数据产生码字；以及纠错部件，适配为基于由耦合部件产生的码字中包括的纠错码来执行传输对象的数据的纠错。 

接收设备可以配置为使得在传输设备将具有预定值的填充数据分配到向其分配比其它传输线更少量的编码数据的任意传输线，以使得分配等于向其它传输线的分配量的编码数据量，并且该填充数据由与向其分配了填充数据的传输线对应的接收部件之一接收的情况下，耦合部件去除填充数据。 

根据所公开技术的第三实施例，提供了包括发送设备和接收设备的传输系统。该传输设备包括：纠错码计算部件，适配为根据作为信息字的传输对象的数据来计算纠错码；划分部件，适配为将构成通过将由纠错码计算部件的计算而确定的纠错码附加到传输对象的数据而获得的码字的编码数据以每预定数量为单位分配到多条传输线；以及多个传输部件，与多条传输线对应 地提供，并且适配为通过传输线将由划分部件分配的编码数据发送到接收设备。该接收设备包括：多个接收部件，与传输线对应地提供，并且适配为接收从发送设备发送的编码数据；耦合部件，适配为基于由多个接收部件接收到的编码数据产生码字；以及纠错部件，适配为基于由耦合部件产生的码字中包括的纠错码来执行传输对象的数据的纠错。