[实用新型]一种时钟信号丢失检测电路

权利要求书

1.一种时钟信号丢失检测电路，其特征在于：包括分频模块、计数模块、移位模块、比较模块和检测模块；所述分频模块的输出端连接移位模块的输入端；所述移位模块的输出端连接比较模块；所述比较模块的输出为计数器的重载信号；所述检测模块在检测时钟的上升沿触发时，根据计算模块的计数值是否为0来判断被检测时钟是否丢失。

2.如权利要求1所述的时钟信号丢失检测电路，其特征在于：所述分频模块包括第一集成触发器。

3.如权利要求1所述的时钟信号丢失检测电路，其特征在于：所述计数模块包括一个计数器。

4.如权利要求1所述的时钟信号丢失检测电路，其特征在于：所述移位模块包括第二集成触发器、第三集成触发器、第四集成触发器和第五集成触发器；第二集成触发器的输出为第三集成触发器的输入，第三集成触发器的输出为第四集成触发器的输入，第四集成触发器的输出为第五集成触发器的输入，第二集成触发器的输入为分频模块的检测时钟的二分频时钟信号；在被检测时钟的上升沿触发时，第二集成触发器、第三集成触发器和第四集成触发器的输出依次移位。

5.如权利要求1所述的时钟信号丢失检测电路，其特征在于：所述比较模块包括一个与门、第一比较器、第二比较器和第三比较器；第一比较器把第二集成触发器的输出与第三集成触发器的输出进行比较，第二比较器把第三集成触发器的输出与第四集成触发器的输出进行比较，第三比较器把第四集成触发器的输出与第五集成触发器的输出进行比较；第一比较器、第二比较器和第三比较器的输出作为与门的输入，与门的输出为计数器的重载信号。

6.如权利要求1所述的时钟信号丢失检测电路，其特征在于：所述检测模块包括一个或门和第六触发器。