[实用新型]一种开发调试装置

说明书

本实用新型涉及电路设计领域，特别涉及一种开发调试装置。 

现在很多场合都采用FPGA系统作为其数据处理的核心器件，并且其数据处理量相当巨大，导致FPGA系统需要交互处理大量数据，使得整个FPGA系统开发流程中的实时验证和调试成为当前FPGA系统的关键部分。 

由于数据量大，数据处理过程复杂，同时，数据处理前FPGA需要对大量数据进行缓存，数据处理时需要和缓存进行交互，且计算的中间过程和计算结果也需要缓存。同时数据单元需要具有高的可靠性和实时性，这就要求FPGA系统在交互处理数据时的各个阶段保证数据正确性。然而，获得FPGA内部信号有限，使得设计调试和检验变成了设计周期中最困难的流程。因此，非常有必要研制一套开发调试装置，适用于FPGA系统的开发调试，以提高大数据处理应用场合FPGA的开发调试效率。 

目前，针对FPGA的开发调试方法主要有以下两种方法：第一种是利用逻辑分析仪，逻辑分析仪是FPGA调试阶段不可缺少的工具，但逻辑分析仪有两个弊端：首先价格昂贵；其次需要使用大量探头，不仅不合实际，且存在误触而导致短路隐患和操作麻烦。第二种是通过FPGA开发软件自带的在线逻辑分析仪（ChipScope Pro），ChipScope Pro将逻辑分析器、总线分析仪器和虚拟I/O小型软件核直接插入到用户设计中，可以直接查看任何内部信号或节点，包括嵌入式硬或软处理器。这种办法仅适于简单FPGA开发，可以方便的监测任何内部信号，但对于复杂FPGA开发系统，FPGA内部需要处理大量数据，ChipScope Pro不能方便地查看数据处理全过程。 

现阶段，国内对于FPGA开发的调试设备研究几乎为零，没有针对大数 据交互处理应用场合的FPGA的开发调试仪器。国内有些关于FPGA软件评测的方法，但这些方法只是对已开发好的软件进行分析和评测，不能辅助FPGA的开发调试。 

综上，迫切需要一种适用于空间CCD图像数据处理中FPGA的开发调试解决方案，提高基于空间CCD图像数据处理的大数据处理应用场合FPGA的开发调试效率，以进一步提高空间CCD图像数据处理的准确性。 

为了解决现有FPGA系统开发调试的技术缺陷，本实用新型提供了一种开发调试装置。以实现对FPGA系统内部的数据、信号以及节点进行查看，也能作为FPGA软件产品的评测装置。 

本实用新型提供的一种开发调试装置，适用于FPGA系统的开发调试，其中，所述开发调试装置包括： 

DSP处理器、SRAM数据存储器、CPLD、异步串行接口、电平转换单元、JTAG接口、待测试信号接口； 

DSP处理器、SRAM数据存储器、CPLD、异步串行接口、电平转换单元、JTAG接口、待测试信号接口； 

所述DSP处理器分别与SRAM数据存储器、CPLD、电平转换单元、JTAG接口和待测试信号接口电连接； 

所述电平转换单元与异步串行接口电连接； 

所述FPGA系统包括待测试信号插座，所述插座的各引脚分别与FPGA系统内部IO接口相连；所述待测试信号插座与所述待测试信号接口相匹配。 

所述适用于FPGA系统的开发调试装置还包括： 

USB协议控制器、USB接口和EEPROM固件存储器；所述USB协议控制器分别与CPLD、EEPROM固件存储器和USB接口电连接。 

所述适用于FPGA系统的开发调试装置还包括：示波器接口，与所述待测试信号接口电连接。 

所述待测试信号插座为通用标准引脚间距1.27毫米的双列弯孔型40芯插座。 

所述FPGA系统为空间CCD图像数据处理FPGA系统，包括： 

ADV212压缩阵列、EEPROM阵列、FPGA处理器、SDRAM阵列、压缩系统单元以及CCD成像单元；所述FPGA处理器分别与ADV212压缩阵列、EEPROM阵列、SDRAM阵列、压缩系统单元以及CCD成像单元相连。 

ADV212压缩阵列、EEPROM阵列、FPGA处理器、SDRAM阵列、压缩系统单元以及CCD成像单元；所述FPGA处理器分别与ADV212压缩阵列、EEPROM阵列、SDRAM阵列、压缩系统单元以及CCD成像单元相连。 

所述适用于FPGA系统的开发调试装置通过待测试信号接口获取空间CCD图像数据处理FPGA系统EEPROM阵列的SCL和SDA信号，并经示波器接口将所述SCL和SDA信号送至示波器显示。